一种移位寄存电路及显示装置制造方法及图纸

本发明专利技术实施例公开了一种移位寄存电路及显示装置，该移位寄存电路包括：多级移位寄存器；移位寄存器包括输入模块、自举模块和输出模块；输入模块接收第一电压信号，在开启时将第一电压信号输入至增压节点；自举模块耦接于增压节点，接收第一电压信号，在开启时将增压节点的电位从第一电压信号电性耦合至第一电平；输出模块通过耦合电容耦接于增压节点，接收第一时钟信号，在开启时为移位寄存器的输出端提供第一时钟信号，还在开启时，通过耦合电容将增压节点的电位从第一电平电性耦合至第二电平；在第一自举阶段，将增压节点的电位耦合至第一电平；在第二自举阶段，将增压节点的电位耦合至第二电平。本发明专利技术移位寄存器能够保证低功耗和高驱动能力。

【技术实现步骤摘要】
一种移位寄存电路及显示装置
本专利技术实施例涉及移位寄存器技术，尤其涉及一种移位寄存电路及显示装置。
技术介绍
在显示装置中，像素阵列包括横纵交错的栅极扫描线和数据线。其中，为了实现像素阵列的逐行扫描，通常采用移位寄存器电路驱动像素阵列中的像素单元。随着显示技术的快速发展，用户对显示面板的分辨率要求越来越高，随之而来的，是对移位寄存器电路的驱动能力越来越高。目前，多采用增大移位寄存器中驱动管的尺寸的方式来增强移位寄存器的驱动能力，具体的，增长驱动管的沟道长度或宽度。然而，增大驱动管的沟道长度或宽度会导致驱动管的整体寄生电容增大，引起移位寄存器整体功耗的增加，同时不利于窄边框的施行。
技术实现思路
本专利技术实施例提供一种移位寄存电路及显示装置，以解决现有移位寄存器功耗和驱动能力不能兼顾的问题。本专利技术实施例提供了一种移位寄存电路，包括：多级移位寄存器；所述移位寄存器包括输入模块、自举模块和输出模块；所述输入模块用于接收第一电压信号，并在开启时，将所述第一电压信号输入至增压节点；所述自举模块，耦接于所述增压节点，用于接收所述第一电压信号，并在开启时，将所述增压节点的电位从所述第一电压信号电性耦合至第一电平；所述输出模块通过耦合电容耦接于所述增压节点，用于接收第一时钟信号，并在开启时，为所述移位寄存器的输出端提供所述第一时钟信号，以及还用于在开启时，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至第二电平；所述移位寄存器的工作过程包括自举阶段，所述自举阶段包括第一自举阶段和第二自举阶段，其中，在所述第一自举阶段，所述输入模块关断，且所述自举模块开启，将所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平；在所述第二自举阶段，所述输入模块和所述自举模块均关断，且所述输出模块开启，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至所述第二电平。基于同一专利技术构思，本专利技术实施例还提供了一种显示装置，包括如上所述的移位寄存电路。本专利技术实施例中，移位寄存器中增加自举模块，能够实现二次自举操作，可以将增压节点的电压信号通过两次上拉升高至更高电平，那么更高电平的增压节点可以驱动输出模块顺序开启，第一时钟信号可以顺利传递出，增强移位寄存器的驱动能力，同时，移位寄存器中未增大驱动管的尺寸，所以不会增大驱动管的寄生电容，相应的也不会出现增大功耗的问题，以此兼顾移位寄存器的低功耗和高驱动能力。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本专利技术的一些具体的实施例，对于本领域的技术人员来说，可以根据本专利技术的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本专利技术的权利要求范围之内。图1是本专利技术实施例提供的一种移位寄存器的示意图；图2是增压节点的二次自举的电压示意图；图3是本专利技术实施例提供的第二种移位寄存器的示意图；图4是本专利技术实施例提供的移位寄存器的电路示意图；图5是移位寄存器的输入阶段的示意图；图6是移位寄存器的第一自举阶段的示意图；图7是移位寄存器的第二自举阶段的示意图；图8是本专利技术实施例提供的第三种移位寄存器的示意图；图9是本专利技术实施例提供的移位寄存器的电路示意图；图10是移位寄存器的复位阶段的示意图；图11是本专利技术实施例提供的第四种移位寄存器的示意图；图12是移位寄存器的关断阶段的示意图；图13是本专利技术实施例提供的第五种移位寄存器的示意图；图14是移位寄存器的下拉阶段的示意图；图15是本专利技术实施例提供的移位寄存器的时序示意图；图16是本专利技术实施例提供的一种移位寄存电路的示意图；图17是本专利技术实施例提供的移位寄存电路的时序示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将参照本专利技术实施例中的附图，通过实施方式清楚、完整地描述本专利技术的技术方案，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。参考图1所示，为本专利技术实施例提供的一种移位寄存器的示意图。本实施例提供一移位寄存电路，该移位寄存电路包括：多级移位寄存器100；移位寄存器100包括输入模块10、自举模块20和输出模块30；输入模块10用于接收第一电压信号vgh，并在开启时，将第一电压信号vgh输入至增压节点P1；自举模块20，耦接于增压节点P1，用于接收第一电压信号vgh，并在开启时，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1；输出模块30通过耦合电容C0耦接于增压节点P1，用于接收第一时钟信号ck1，并在开启时，为移位寄存器100的输出端Gout提供第一时钟信号ck1，以及还用于在开启时，通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2；移位寄存器100的工作过程包括自举阶段，自举阶段包括第一自举阶段和第二自举阶段，其中，在第一自举阶段，输入模块10关断，且自举模块20开启，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1；在第二自举阶段，输入模块10和自举模块20均关断，且输出模块30开启，通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2。可选移位寄存电路包括：M级移位寄存器100，图1所显示的是第n级移位寄存器，n和M均为正整数，且n<M。可选移位寄存电路用于显示装置内，具体用于进行显示装置的阵列基板的栅极驱动。显示装置还包括栅极驱动芯片，其与移位寄存电路电连接，用于提供控制时序信号，以通过移位寄存电路进行阵列基板的栅极驱动。本实施例中，移位寄存器100包括输入模块10。输入模块10的输入端与第一电源信号端VGH电连接，输入模块10的输出端与增压节点P1电连接，第一电源信号端VGH用于输出第一电压信号vgh。在外部控制下，输入模块10分时开启或断开，在其开启时，第一电源信号端VGH的第一电压信号vgh输入至增压节点P1。输入模块10的输入端接收第一电压信号vgh，则其开启可以保证增压节点P1的电位升高，使得增压节点P1电位不受时序影响。移位寄存器100包括自举模块20。自举模块20耦接于增压节点P1，其第一端用于接收第一电压信号vgh，并在开启时，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1。移位寄存器100包括输出模块30。输出模块30的输出端通过耦合电容C0耦接于增压节点P1，其输入端用于接收第一时钟信号ck1，输出模块30在开启时，为移位寄存器100的输出端Gout提供第一时钟信号ck1，以及还用于在开启时，通过耦合电容C0将增压节点P1的电本文档来自技高网...

【技术保护点】
1.一种移位寄存电路，其特征在于，包括：多级移位寄存器；/n所述移位寄存器包括输入模块、自举模块和输出模块；/n所述输入模块用于接收第一电压信号，并在开启时，将所述第一电压信号输入至增压节点；/n所述自举模块，耦接于所述增压节点，用于接收所述第一电压信号，并在开启时，将所述增压节点的电位从所述第一电压信号电性耦合至第一电平；/n所述输出模块通过耦合电容耦接于所述增压节点，用于接收第一时钟信号，并在开启时，为所述移位寄存器的输出端提供所述第一时钟信号，以及还用于在开启时，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至第二电平；/n所述移位寄存器的工作过程包括自举阶段，所述自举阶段包括第一自举阶段和第二自举阶段，其中，/n在所述第一自举阶段，所述输入模块关断，且所述自举模块开启，将所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平；/n在所述第二自举阶段，所述输入模块和所述自举模块均关断，且所述输出模块开启，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至所述第二电平。/n

【技术特征摘要】
1.一种移位寄存电路，其特征在于，包括：多级移位寄存器；
所述移位寄存器包括输入模块、自举模块和输出模块；
所述输入模块用于接收第一电压信号，并在开启时，将所述第一电压信号输入至增压节点；
所述自举模块，耦接于所述增压节点，用于接收所述第一电压信号，并在开启时，将所述增压节点的电位从所述第一电压信号电性耦合至第一电平；
所述输出模块通过耦合电容耦接于所述增压节点，用于接收第一时钟信号，并在开启时，为所述移位寄存器的输出端提供所述第一时钟信号，以及还用于在开启时，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至第二电平；
所述移位寄存器的工作过程包括自举阶段，所述自举阶段包括第一自举阶段和第二自举阶段，其中，
在所述第一自举阶段，所述输入模块关断，且所述自举模块开启，将所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平；
在所述第二自举阶段，所述输入模块和所述自举模块均关断，且所述输出模块开启，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至所述第二电平。


2.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块连接于第一移位寄存信号端，所述输入模块连接于第一电源信号端和所述增压节点之间，所述第一移位寄存信号端用于提供第一移位寄存信号，所述第一电源信号端用于提供所述第一电压信号；
所述输出模块连接于所述增压节点。


3.根据权利要求2所述的移位寄存电路，其特征在于，所述自举模块包括第一自举子模块、第二自举子模块和第一电容；
所述第一自举子模块连接于第二移位寄存信号端，所述第一自举子模块连接于所述第一电源信号端和所述第一电容的第一极板之间，所述第二移位寄存信号端用于提供第二移位寄存信号，
所述第二自举子模块连接于第二时钟信号端，所述第二自举子模块连接于第二电源信号端和所述第一电容的第一极板之间，所述第二时钟信号端用于提供第二时钟信号，所述第二电源信号端用于提供第二电压信号，
所述第一电容的第二极板连接至所述增压节点；
其中，所述第一电压信号大于所述第二电压信号；
所述移位寄存器的工作过程还包括自举阶段之前的输入阶段；
在所述输入阶段，所述第一自举子模块关断，且所述输入模块和所述第二自举子模块均开启，将所述第一电压信号输入至所述增压节点，所述第一电容的第一极板放电至所述第二电压信号；
在所述第一自举阶段，所述第一自举子模块开启，且所述第二自举子模块关断，所述第一电容的第一极板充电至所述第一电压信号，使所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平。


4.根据权利要求3所述的移位寄存电路，其特征在于，所述移位寄存器的第一移位寄存信号端连接至其前两级移位寄存器的移位寄存信号输出端，
所述移位寄存器的第二移位寄存信号端连接至其前一级移位寄存器的移位寄存信号输出端。


5.根据权利要求3所述的移位寄存电路，其特征在于，
所述输入模块包括第一晶体管，所述第一晶体管的控制端连接于所述第一移位寄存信号端，所述第一晶体管连接于所述第一电源信号端和所述增压节点之间；
所述第一自举子模块包括第二晶体管，所述第二晶体管的控制端连接于所述第二移位寄存信号端，所述第二晶体管连接于所述第一电源信号端和所述第一电容的第一极板之间；
所述第二自举子模块包括第三晶体管，所述第三晶体管的控制端连接于所述第二时钟信号端，所述第三晶体管连接于所述第二电源信号端和所述第一电容的第一极板之间。


6.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块连接于所述增压节点，所述输出模块的输入端接收所述第一时钟信号，所述输出模块的输出端通过所述耦合电容耦接于所述增压节点；
所述移位寄存器的工作过程还包括输出阶段，
在所述输出阶段，所述输出模块开启，给所述移位寄存器的输出端输出栅极扫描信号。


7.根据权利要求6所述的移位寄存电路，其特征在于，在所述第二自举阶段结束之前，所述移位寄存器进入所述输出阶段；或者，所述输出阶段和所述第二自举阶段同时进行。


8.根据权利要求6所述的移位寄存电路，其特征在于，所述输出模块包括第四晶体管，所述第四晶体管的控制端连接于所述增压节点，所述第四晶体管的输入端接收所述第一时钟信号，所述第四晶体管的输出端连接所述移位寄存器的输出端且通过所述耦合电容耦接于所述增压节点。


9.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存器还包括：复位模块，所述复位模块用于在开启时使所述增压节点复位；
所述复位模块连接于复位控制线，所述复位模块连接于第二电源信号端和所述增压节点之间，所述复位控制线用于提供复位控制信号，所述第二电源信号端用于提供第二电压信号；
所述移位寄存器的工作过程还包括复位阶段，
在所述复位阶段，所述复位模块开启，所述输入模块、所述自举模块和所述输出模块均关断，使所述增压节点复位至所述第二电压信号。


10.根据权利...

【专利技术属性】
技术研发人员：金慧俊，王听海，秦丹丹，简守甫，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海;31