显示装置制造方法及图纸

本发明专利技术公开了一种显示装置，显示装置包括时序控制器、像素单元和信号处理模块，信号处理模块的一端与时序控制器连接，信号处理模块的另一端与至少两个子像素连接，时序控制器设置为当存在源极驱动数据输入至各子像素的源极时，依次输出至少两个控制信号至信号处理模块；信号处理模块设置为根据至少两个控制信号依次生成每个子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。本发明专利技术旨在减少源极驱动数据传输的数据通道，以降低显示装置的成本。

【技术实现步骤摘要】
显示装置
本专利技术涉及显示装置
，尤其涉及一种显示装置。
技术介绍
显示装置(例如液晶显示器)的一个像素一般由红、绿、蓝三个子像素组成，每个子像素的发光结构一般具有源极和栅极，通过时序控制器控制源极驱动器将驱动数据输入至子像素的源极，配合源极驱动器发出的扫描信号打开栅极，便可以实现子像素的发光显示。然而，目前一个像素内的三个子像素沿行方向排列，而源极驱动器发出的扫描信号一般会同时打开整行的栅极，这样的设置决定了每个子像素与源极驱动器之间都需设置单独的数据通道才能保证同时将源极驱动数据输入到源极，以实现源极和栅极的配合导通使子像素放光，例如三个子像素便需有三个数据通道。这导致整个显示装置上所有像素的驱动显示便需要设置大量独立的数据通道，大量数据通道会增大显示装置布线的难度和耗材，使显示装置的成本增加。
技术实现思路
本专利技术的主要目的在于提供一种显示装置，旨在减少源极驱动数据传输的数据通道，以降低显示装置的成本。为实现上述目的，本专利技术提供一种显示装置，所述显示装置包括时序控制器、像素单元和信号处理模块，所述像素单元包括至少两个子像素，所述信号处理模块的一端与所述时序控制器连接，所述信号处理模块的另一端与至少两个所述子像素连接；所述时序控制器设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块；所述信号处理模块设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。可选地，定义至少两个所述子像素中任意两个驱动次序相邻的子像素为第一子像素和第二子像素；所述时序控制器还设置为当存在源极驱动数据输入至所述第一子像素和所述第二子像素时，在第一信号周期输出第一控制信号至所述信号处理模块，在第二信号周期输出第二控制信号至所述信号处理模块；其中，所述第一信号周期的起始时刻早于所述第二信号周期的起始时刻。可选地，所述信号处理模块为电位提升模块，所述电位提升模块设置为将依次接收到的至少两个所述控制信号执行电位提升操作，获得每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。可选地，所述电位提升模块包括第一电位提升单元和第二电位提升单元；所述时序控制器还设置为在所述第一信号周期输出所述第一控制信号至所述第一电位提升单元，在所述第二信号周期输出所述第二控制信号至所述第二电位提升单元；所述第一电位提升单元的输入端与所述时序控制器连接，所述第一电位提升单元的输出端与所述第一子像素连接，所述第一电位提升单元设置为将所述第一控制信号的电位提升获得第一充电信号，并将所述第一充电信号输入至所述第一子像素；所述第二电位提升单元的输入端与所述时序控制器连接，所述第二电位提升单元的输出端与所述第二子像素连接，所述第二电位提升单元设置为将所述第二控制信号的电位提升获得第二充电信号，并将所述第二充电信号输入至所述第二子像素。可选地，所述信号处理模块为电平转换电路，所述电平转换电路设置为将依次接收到的至少两个所述控制信号执行电平转换操作，获得对应的高电平信号作为每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。可选地，所述显示装置还包括源极驱动器，所述像素单元具有源极信号输入端，每个所述子像素均与所述源极信号输入端连接，所述源极信号输入端与所述源极驱动器连接；所述源极驱动器设置为将源极驱动数据通过所述源极信号输入端输入至对应的子像素的源极；且/或，所述显示装置还包括显示面板封装结构，所述像素单元和所述信号处理模块设于所述显示面板封装结构内。可选地，所述时序控制器还设置为将所述第一信号周期的结束时刻作为所述第二信号周期的起始时刻。可选地，所述时序控制器还设置为执行以下步骤：获取所述第一子像素对应的第一源极驱动数据和所述第二子像素对应的第二源极驱动数据；根据所述第一源极驱动数据和所述第二源极驱动数据之间的数量关系确定时间间隔；根据所述第一信号周期和所述时间间隔确定所述第二信号周期。可选地，所述时序控制器还设置为确定所述第一源极驱动数据与所述第二源极驱动数据的数据偏差，根据所述数据偏差确定所述时间间隔。可选地，所述时序控制器还设置为根据所述第一信号周期的结束时刻和所述时间间隔确定所述第二信号周期的起始时刻；其中，所述第二信号周期的起始时刻早于所述第一信号周期的结束时刻。本专利技术提出的一种显示装置，该显示装置通过在时序控制器与像素单元之间设置信号处理模块，通过时序控制器在源极驱动数据输入至像素单元中至少两个子像素的源极时，依次输出对应的至少两个控制信号到信号处理模块，信号处理模块基于至少两个控制信号依次生成每个子像素的充电信号并输入到对应的子像素的栅极，栅极的充电可使子像素的发光结构导通实现发光显示，此过程中，通过时序控制器与信号处理模块的配合实现像素单元中的各个子像素的栅极可分时先后打开，而不是同时打开，基于此，有利于像素单元中的各个子像素的源极可采用相同的数据通道进行数据传输，有效减少源极驱动数据传输的数据通道，降低显示装置布线的难度和减少数据线所需的耗材，从而实现显示装置成本的有效降低。附图说明图1为本专利技术显示装置一实施例的硬件结构示意图；图2为本专利技术显示装置另一实施例的硬件结构示意图；图3为本专利技术显示装置涉及的时序控制图。附图标号说明：标号名称标号名称1时序控制器3像素单元2信号处理模块31第一子像素201第一电位提升单元32第二子像素202第二电位提升单元33第三子像素203第三电位提升单元4源极驱动器本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例提出一种显示装置。例如，液晶显示器、有机发光二极管显示器等包括具有源极和漏极的发光结构的显示装置。在本专利技术实施例中，参照图1和图2，显示装置包括时序控制器1、像素单元3和信号处理模块2。具体的，显示装置可包括有多个呈阵列排布的像素单元3，每个像素单元3包括至少两个子像素，一个像素单元3中的至少两个子像素沿行方向排列。在本实施例中，一个像素单元3包括三个子像素，分别为第一子像素31、第二子像素32和第三子像素33，例如红色像素、绿色像素和蓝色像素。在其他实施例中，一个像素单元3还可根据实际显示需求设置有2个子像素、4个子像素、甚至于更多个子像素，例如红色像素、绿色像素、蓝色像素和白色像素等本文档来自技高网...

【技术保护点】
1.一种显示装置，其特征在于，所述显示装置包括时序控制器、像素单元和信号处理模块，所述像素单元包括至少两个子像素，所述信号处理模块的一端与所述时序控制器连接，所述信号处理模块的另一端与至少两个所述子像素连接；/n所述时序控制器设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块；/n所述信号处理模块设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。/n

【技术特征摘要】
1.一种显示装置，其特征在于，所述显示装置包括时序控制器、像素单元和信号处理模块，所述像素单元包括至少两个子像素，所述信号处理模块的一端与所述时序控制器连接，所述信号处理模块的另一端与至少两个所述子像素连接；
所述时序控制器设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块；
所述信号处理模块设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。


2.如权利要求1所述的显示装置，其特征在于，定义至少两个所述子像素中任意两个驱动次序相邻的子像素为第一子像素和第二子像素；
所述时序控制器还设置为当存在源极驱动数据输入至所述第一子像素和所述第二子像素时，在第一信号周期输出第一控制信号至所述信号处理模块，在第二信号周期输出第二控制信号至所述信号处理模块；
其中，所述第一信号周期的起始时刻早于所述第二信号周期的起始时刻。


3.如权利要求2所述的显示装置，其特征在于，所述信号处理模块为电位提升模块，所述电位提升模块设置为将依次接收到的至少两个所述控制信号执行电位提升操作，获得每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。


4.如权利要求3所述的显示装置，其特征在于，所述电位提升模块包括第一电位提升单元和第二电位提升单元；
所述时序控制器还设置为在所述第一信号周期输出所述第一控制信号至所述第一电位提升单元，在所述第二信号周期输出所述第二控制信号至所述第二电位提升单元；
所述第一电位提升单元的输入端与所述时序控制器连接，所述第一电位提升单元的输出端与所述第一子像素连接，所述第一电位提升单元设置为将所述第一控制信号的电位提升获得第一充电信号，并将所述第一充电信号输入至所述第一子像素；
所述第二电位提升单元的输入端与所述时序控制器连接，所述第二电位提升单元的输出端与所述第二子像素连接，所...

【专利技术属性】
技术研发人员：王明良，余思慧，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：广东;44