一种PXIE接口的ADC数据采集卡及其应用方法、介质技术

本说明书实施例公开了一种PXIE接口的ADC数据采集卡及其应用方法、介质。PXIE接口的ADC数据采集卡包括：FPGA模块、ADC模块、时钟同步模块；所述ADC模块将收到的模拟信号转化为数字信号；所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。

【技术实现步骤摘要】
一种PXIE接口的ADC数据采集卡及其应用方法、介质
本专利技术涉及量子通信
，尤其涉及一种PXIE接口的ADC数据采集卡及其应用方法、介质。
技术介绍
在目前搭建的量子测控系统中，任意波形发生器(ArbitraryWaveformGenerator，AWG)卡采用PXIE接口的板卡，而模拟数字转换器(AnalogtoDigitalConverter，ADC)数据采集卡采用PCIE接口的板卡。AWG卡和ADC数据采集卡无法插入同一个PXIE机箱中，要想实现板卡间以及板卡与上位机之间的通信，需要额外的接口，集成性不好，板卡之间以及板卡与上位机之间的通信速度慢。基于此，需要一种PXIE接口的ADC数据采集卡，将AWG卡和ADC数据采集卡插入同一个PXIE机箱中，集成性好，实现板卡间和板卡与上位机之间的快速通信。
技术实现思路
本说明书一个或多个实施例提供一种PXIE接口的ADC数据采集卡及其应用方法、介质。用以解决如下技术问题：如何实现将ADC数据采集卡与AWG卡插入同一个PXIE机箱，实现板卡间以及板卡与上位机之间的快速通信。为解决上述技术问题，本说明书一个或多个实施例是这样实现的：本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡，包括：FPGA模块、ADC模块、时钟同步模块；所述ADC模块将收到的模拟信号转化为数字信号；所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。本专利技术实施例提供一种PXIE接口的ADC数据采集卡，可以实现将PXIE接口的ADC数据采集卡与AWG卡插入同一个机箱，集成性好，可以实现板卡间以及板卡与上位机之间的快速通信。可选地，所述FPGA模块包括：ADC控制模块，所述ADC控制模块负责配置外挂的ADC芯片的工作模式。可选地，所述FPGA模块还包括：ADC数据处理模块，所述ADC数据处理模块接收并处理所述数字信号，将所述数字信号处理成所述上位机需要的数据类型。可选地，所述FPGA模块还包括：PCIE模块，所述PCIE模块在在所述FPGA模块内部例化PCIE硬核，负责和上位机进行通信。可选地，所述FPGA模块还包括：跨时钟域处理模块，所述跨时钟域模块将各个不同时钟域数据同步。本专利技术实施例提供的一种PXIE接口的ADC数据采集卡包括FPGA模块，利用FPGA的可编程性，在FPGA模块内部分为几个单独的模块，实现各部分功能。可选地，所述铷原子钟接入PXIE机箱后面板的时钟输入接口，将整个所述PXIE机箱内的PXIE接口板卡都同步到所述基准时钟上。本专利技术实施例中将整个PXIE机箱内的PXIE接口板卡都同步到所述基准时钟上，保证时钟同步，以便能够从接收到的数据波形中正确恢复出数据，减少出错概率。可选地，所述ADC模块包括两片所述ADC芯片，每个所述ADC芯片含有两个通道，最高采样率为1.5Gsps，精度为8bit。本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡的应用方法，包括：在PXIE机箱内部插入一个AWG板卡和PXIE接口的ADC数据采集卡，将铷原子钟输出接入所述PXIE机箱后面板的时钟输入接口；将所述PXIE机箱和所述铷原子钟通电，在所述铷原子钟的lock信号点亮后，通过所述上位机控制所述AWG板卡发送任意波形，将所述AWG板卡的输出接入到所述PXIE接口的ADC数据采集卡的输入端；通过所述上位机将所述PXIE接口的ADC数据采集卡采集到的数据通过软件还原成波形，查看发送波形和还原波形是否一样。可选地，所述AWG板卡与所述PXIE接口的ADC数据采集卡通过GTH交换板卡经背板连线进行通信。本说明书一个或多个实施例提供的一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：将收到的模拟信号转化为数字信号；接收所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生工作时钟和采样时钟。本专利技术实施例提供的一种PXIE接口的ADC数据采集卡通过FPGA模块例化PCIE硬核，实现和ADC数据采集卡与上位机进行数据通信，可以与AWG卡插入同一个PXIE机箱，集成性好，可以通过timing槽上的GTH交换板卡通过背板连线快速通信。附图说明为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡框图。具体实施方式本说明书实施例提供一种PXIE接口的ADC数据采集卡及其应用方法、介质。为了使本
的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡通过FPGA模块例化PCIE硬核，实现和ADC数据采集卡与上位机进行数据通信，可以与AWG卡插入同一个PXIE机箱，集成性好，可以通过timing槽上的GTH交换板卡通过背板连线快速通信。以下结合附图，详细说明本说明书各实施例提供的技术方案。PXIE机箱的核心仍然是PCI总线，但是额外增加了时钟和同步触发总线，增加的时钟和同步触发信号使其在测量、通信、工业自动化等领域拥有更大的优势。PXIExpress相对于PXI机箱最显著改进和优势就在于它融入PCIExpress的特点，采用串行传输，点到点的中心拓扑结构。本说明书一个或多个实施例第一方面提供了一种PXIE接口的ADC数据采集卡，图1为本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡框图。如图所示，PXIE接口的ADC数据采集卡插入PXIE背板，也就是PXIE机箱，PXIE接口的ADC数据采集卡主要包括FPGA模块、ADC模块、时钟同步模块。根据本说明书的一个或多个实施例，ADC模块将收到的模拟信号转化为数字信号，模拟信号是信号源发送的，信号源可以为AWG板卡，将AWG板卡的输出端接入A本文档来自技高网...

【技术保护点】
1.一种PXIE接口的ADC数据采集卡，其特征在于，包括：FPGA模块、ADC模块、时钟同步模块；/n所述ADC模块将收到的模拟信号转化为数字信号；/n所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；/n所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。/n

【技术特征摘要】
1.一种PXIE接口的ADC数据采集卡，其特征在于，包括：FPGA模块、ADC模块、时钟同步模块；
所述ADC模块将收到的模拟信号转化为数字信号；
所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。


2.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块包括：
ADC控制模块，所述ADC控制模块负责配置外挂的ADC芯片的工作模式。


3.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
ADC数据处理模块，所述ADC数据处理模块接收并处理所述数字信号，将所述数字信号处理成所述上位机需要的数据类型。


4.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
PCIE模块，所述PCIE模块在在所述FPGA模块内部例化PCIE硬核，负责和上位机进行通信。


5.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
跨时钟域处理模块，所述跨时钟域模块将各个不同时钟域数据同步。


6.根据权利要求1所述的ADC数据采集卡，其特征在于，包括：
所述铷原子钟接入PXIE机箱后面板的时钟输入...

【专利技术属性】
技术研发人员：张孝飞，李清石，刘强，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东;37