产生集成电路的掩模数据准备方法技术

本发明专利技术实施例提供一种产生集成电路的掩模数据准备方法。根据本发明专利技术的一些实施例，一种产生集成电路的方法包含：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

【技术实现步骤摘要】
产生集成电路的掩模数据准备方法
本专利技术实施例涉及产生集成电路的掩模数据准备方法。
技术介绍
在半导体制造技术中，电路设计或结构的布局通常经设计而存储在一或多个数据文件中。接着，将数据文件提供给写入器，写入器用于将数据文件转换为衬底(例如掩模或半导体晶片)上的图像。在先进技术节点中，布局变得越来越复杂。这可为包含图像的减小临界尺寸(CD)、更大图像大小及更复杂图案的各种因素的结果。这导致更长数据准备周期，因为节点大小减小且(若干)对应数据文件的大小增大。因此，需要提供一种减少集成电路(IC)制造流程期间的数据准备的周期时间的方法。
技术实现思路
本专利技术的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。本专利技术的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接本文档来自技高网...

【技术保护点】
1.一种产生集成电路IC的方法，所述方法包括：/n由处理器接收第一IC设计布局；/n由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；/n由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术ILT过程以产生掩模数据；及/n致使根据所述掩模数据来制造所述IC。/n

【技术特征摘要】
20190917 US 16/573,7721.一种产生集成电路IC的方法，所述方法包括：
由处理器接收第一IC设计布局；
由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；
由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术ILT过程以产生掩模数据；及
致使根据所述掩模数据来制造所述IC。


2.根据权利要求1所述的方法，其进一步包括：
由所述处理器接收第二IC设计布局；
由所述处理器比较所述第二IC设计布局与第三IC设计布局以识别不同于所述第三IC设计布局的所述第二IC设计布局的第二差异区域；
由所述处理器从所述第二IC设计布局分割所述第二差异区域；及
由所述处理器对所述第二差异区域执行光学接近校正OPC过程以产生所述第一差异区域。


3.根据权利要求2所述的方法，其中用所述第一差异区域替换所述第一IC设计布局中的所述特定区域包括：
由所述处理器根据所述第二IC设计布局的所述第二差异区域的第二位置来识别所述第一IC设计布局中的所述特定区域的第一位置；
由所述处理器移除所述第一IC设计布局中的所述特定区域以在所述第一IC设计布局的所述第一位置中产生空白区域；及
由所述处理器将所述第一差异区域放置到所述第一IC设计布局的所述空白区域中。


4.根据权利要求1所述的方法，其中对所述第一差异区域与所述第一IC设计布局之间的所述结区域执行ILT过程以产生所述掩模数据包括：
由所述处理器识别所述结区域中的所述第一差异区域的第一线及所述第一IC设计布局的第二线；
由所述处理器通过所述处理器比较所述第一线上的第一宽度与所述第二线上的第二宽度来确定是否发生掩模尺寸DOM冲突；
由所述处理器对所述第一线及所述第二线(806)执行所述ILT过程以产生所述结区域的所述掩模数据。


5.一种产生集成电路IC的方法，所述方法包括：
由处理器接收第一IC设计布局；
由所述处理器比较所述第一IC设计布局与第二IC设计布局以识别差异区域；
由所述处理器对所述差异区域执行OPC过程以形成...

【专利技术属性】
技术研发人员：林宜弘，吕奕锋，吴皇明，陆埼达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71