产生集成电路的掩模数据准备方法技术

本发明专利技术实施例提供一种产生集成电路的掩模数据准备方法。根据本发明专利技术的一些实施例，一种产生集成电路的方法包含：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

【技术实现步骤摘要】
产生集成电路的掩模数据准备方法
本专利技术实施例涉及产生集成电路的掩模数据准备方法。
技术介绍
在半导体制造技术中，电路设计或结构的布局通常经设计而存储在一或多个数据文件中。接着，将数据文件提供给写入器，写入器用于将数据文件转换为衬底(例如掩模或半导体晶片)上的图像。在先进技术节点中，布局变得越来越复杂。这可为包含图像的减小临界尺寸(CD)、更大图像大小及更复杂图案的各种因素的结果。这导致更长数据准备周期，因为节点大小减小且(若干)对应数据文件的大小增大。因此，需要提供一种减少集成电路(IC)制造流程期间的数据准备的周期时间的方法。
技术实现思路
本专利技术的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。本专利技术的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接收第一IC设计布局；由所述处理器比较所述第一IC设计布局与第二IC设计布局以识别差异区域；由所述处理器对所述差异区域执行OPC工艺以形成经OPC处理差异区域；由所述处理器将所述经OPC处理差异区域与经OPC处理IC设计布局合并；由所述处理器对所述经OPC处理差异区域的第一线及所述经OPC处理IC设计布局的第二线执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。本专利技术的实施例揭露一种非暂时性计算机可读媒体，其上体现有指令，所述指令可由处理器执行以执行包括以下者的方法：接收第一IC设计布局；用第一差异区域替换所述第一IC设计布局中的特定区域；及对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据。附图说明从结合附图阅读的以下详细描述最好地理解本专利技术实施例的方面。应注意，根据行业标准做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。图1是说明集成电路制造系统100及与IC制造系统相关联的IC制造流程的实施例的简化框图。图2是说明根据一些实施例的产生IC的方法的流程图。图3是说明根据一些实施例的经修正IC设计布局及初始IC设计布局的图式。图4A是说明根据一些实施例的差异区域及经OPC处理差异区域的图式。图4B是说明根据一些实施例的主要构件的原始掩模及主要构件的经OPC处理掩模的图式。图5是说明根据一些实施例的经OPC处理IC设计布局的图式。图6是说明根据一些实施例的经OPC处理的切割IC设计布局的图式。图7是说明根据一些实施例的经OPC处理的修正IC设计布局的图式。图8是说明根据一些实施例的经OPC处理的修正IC设计布局中的结区域上的部分的图式。图9是说明根据一些实施例的曼哈顿(Manhattan)优化的图式。图10是说明根据一些实施例的用于实施图2中的方法的操作的计算机系统的图式。具体实施方式以下揭露提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本专利技术实施例。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成在第二构件上方或第二构件上可包含其中形成直接接触的第一构件及第二构件的实施例，且还可包含其中额外构件可形成在第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本专利技术实施例可在各种实例中重复参考数字及/或字母。这个重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。此外，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”等等)在本文中可用于描述一个元件或构件与另一(些)元件或构件的关系，如图中所说明。空间相对术语除涵盖图中所描绘的定向之外，还意在涵盖设备在使用或操作中的不同定向。可按其它方式定向设备(旋转90度或按其它定向)且还可因此解译本文中所使用的空间相对描述词。图1是说明集成电路(IC)制造系统100及与IC制造系统100相关联的IC制造流程的实施例的简化框图。IC制造系统100包括多个实体(例如设计工作室110、掩模制作厂120及IC制造商130)，其在与制造IC装置140有关的设计、开发及制造周期及/或服务方面彼此交互。多个实体可由通信网络连接，通信网络可为单个网络或各种不同网络(例如内部网络及因特网)且可包含有线及/或无线通信通道。每一实体可与其它实体交互且可向其它实体提供服务及/或从其它实体接收服务。设计工作室110、掩模制作厂120及IC制造商130可为单个实体或单独实体。例如，当制造IC时，执行下线(tape-out)过程。下线过程可包含平面规划过程，其中以设计布局提供构成IC的各种结构。所述过程可包含以GDS格式产生设计布局的电子文件。由设计规则检查(DRC)工具检查设计布局GDS文件以确保设计布局符合各种设计规则，例如最小密度规则。应了解，还可在这个实例中使用其它类型的文件格式。所述过程继续组装过程。可将电路设计分成各种块，每一块执行特定功能。因此，将各种块组装在一起且整个设计布局准备用于光掩模(或掩模)处理。在设计阶段期间，设计工作室110产生IC设计布局112。IC设计布局112包含基于要制造的IC产品的规格来对于IC产品设计的各种几何图案。几何图案对应于构成要制造的IC装置140的各种组件的金属、氧化物或半导体层的图案。各种层组合以形成各种IC构件。例如，IC设计布局112的部分可包含各种IC构件(例如有源区域、栅极电极、源极及漏极、层间互连的金属线或通路及用于接合垫的开口)，其将形成在半导体衬底(例如硅晶片)及安置在半导体衬底上的各种材料层中。设计工作室110实施适当设计过程以形成IC设计布局112。设计过程可包含逻辑设计、物理设计及/或放置及布线。IC设计布局112呈现在具有几何图案的信息的一或多个数据文件中。例如，IC设计布局112可以GDSII文件格式表示。在电子束操作(EBO)期间，掩模制作厂120使用IC设计布局112来制造一或多个光掩模(或掩模)以用于根据IC设计布局112来制造IC产品的各种层。掩模制作厂120执行：掩模数据准备122，其中将IC设计布局112转化成可由掩模写入器物理写入的形式；及掩模工具加工124，其中修改由掩模数据准备122准备的设计布局以符合特定掩模写入器及/或掩模制造商。在本实施例中，掩模数据准备122及掩模工具加工124经说明为单独元素，然而，掩模数据准备122及掩模工具加工124可统称为掩模数据准备，其可进一步包含掩模制造。可基于完成设计布局来产生大量掩模图像。掩模图像的数目将取决于设计布局的复杂性而变动。过程现处于下线阶段中，下线阶段表示设计布局(或数据库)准备用于芯片制造的时间。掩模数据准备122包含逻辑运算(LOP)150本文档来自技高网...

【技术保护点】
1.一种产生集成电路IC的方法，所述方法包括：/n由处理器接收第一IC设计布局；/n由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；/n由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术ILT过程以产生掩模数据；及/n致使根据所述掩模数据来制造所述IC。/n

【技术特征摘要】
20190917 US 16/573,7721.一种产生集成电路IC的方法，所述方法包括：
由处理器接收第一IC设计布局；
由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；
由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术ILT过程以产生掩模数据；及
致使根据所述掩模数据来制造所述IC。


2.根据权利要求1所述的方法，其进一步包括：
由所述处理器接收第二IC设计布局；
由所述处理器比较所述第二IC设计布局与第三IC设计布局以识别不同于所述第三IC设计布局的所述第二IC设计布局的第二差异区域；
由所述处理器从所述第二IC设计布局分割所述第二差异区域；及
由所述处理器对所述第二差异区域执行光学接近校正OPC过程以产生所述第一差异区域。


3.根据权利要求2所述的方法，其中用所述第一差异区域替换所述第一IC设计布局中的所述特定区域包括：
由所述处理器根据所述第二IC设计布局的所述第二差异区域的第二位置来识别所述第一IC设计布局中的所述特定区域的第一位置；
由所述处理器移除所述第一IC设计布局中的所述特定区域以在所述第一IC设计布局的所述第一位置中产生空白区域；及
由所述处理器将所述第一差异区域放置到所述第一IC设计布局的所述空白区域中。


4.根据权利要求1所述的方法，其中对所述第一差异区域与所述第一IC设计布局之间的所述结区域执行ILT过程以产生所述掩模数据包括：
由所述处理器识别所述结区域中的所述第一差异区域的第一线及所述第一IC设计布局的第二线；
由所述处理器通过所述处理器比较所述第一线上的第一宽度与所述第二线上的第二宽度来确定是否发生掩模尺寸DOM冲突；
由所述处理器对所述第一线及所述第二线(806)执行所述ILT过程以产生所述结区域的所述掩模数据。


5.一种产生集成电路IC的方法，所述方法包括：
由处理器接收第一IC设计布局；
由所述处理器比较所述第一IC设计布局与第二IC设计布局以识别差异区域；
由所述处理器对所述差异区域执行OPC过程以形成...

【专利技术属性】
技术研发人员：林宜弘，吕奕锋，吴皇明，陆埼达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71