温度补偿电流参考电路制造技术

本发明专利技术提供一种包含一ＣＭＯＳ差动放大器的电流参考电路，该ＣＭＯＳ差动放大器具有包含第一ｎ沟道ＭＯＳ晶体管的一漏极的第一输出节点及包含第二ｎ沟道ＭＯＳ晶体管的一漏极的一第二输出节点。第一ｐ沟道ＭＯＳ晶体管具有耦合至一供应电位的一源极、耦合至第二输出节点的一栅极及一漏极。第一ＰＮＰ双极晶体管具有经由第一电阻器耦合至第一ｐ沟道ＭＯＳ晶体管的漏极且耦合至第二ｎ沟道ＭＯＳ晶体管的栅极的一发射极、及均耦合接地的一集电极和一基极。第二ＰＮＰ双极晶体管具有经由与第三电阻器串联的第二电阻器耦合至第一ｐ沟道ＭＯＳ晶体管的漏极的一发射极、及均耦合接地的一集电极和一基极。第一ｎ沟道ＭＯＳ晶体管的栅极耦合至第二与第三电阻器之间的一共同节点。一第三ｎ沟道ＭＯＳ晶体管具有耦合至第一ｐ沟道ＭＯＳ晶体管的漏极的一漏极、经由第四电阻器耦合接地的一源极、及耦合至一参考电压或第二与第三电阻器之间一共同节点的一栅极。（*该技术在2023年保护过期，可自由使用*）

Temperature compensated current reference circuit

The present invention provides a current reference circuit includes a CMOS differential amplifier, a second output node of a drain pole of the first output node of the CMOS differential amplifier with a drain comprises a first N channel MOS transistor and contains second N channel MOS transistor. The first P channel MOS transistor has a source coupled to a supply potential and a gate electrode coupled to the second output node and a drain electrode. The first PNP bipolar transistor through a first resistor is coupled to the first P channel MOS transistor drain gate pole and coupled to second N channel MOS transistor emitter, and a coupling ground of a collector and a base. Second PNP bipolar transistor has an emitter, and coupling ground of a collector and a base via a drain resistor in series with the third and second resistor coupled to the first P channel MOS transistor. The gate of the first N channel MOS transistor is coupled to a common node between the second and the third resistor. A gate, a drain resistor coupled Jing Youdi four grounded a source drain of an n-channel MOS transistor has third n coupled to the first P channel MOS transistor between the electrodes and coupled to a reference voltage or the second and third resistors common node.

【技术实现步骤摘要】

本专利技术系关于电流参考电路。更特定而言，本专利技术系关于温度补偿电流参考电路。
技术介绍
在诸如快闪存储器、EEPROM等集成电路应用中，某些电路需要一不受温度及供应电压变化影响的恒定电流。现有许多技术用于将电流参考设计为不受供应电压及温度变化的影响。可产生相对于供应电压变化甚为健壮但易受温度变化影响的电流参考的一种方法是利用二个电流镜及一电阻器，如图1所示。通过p沟道MOS晶体管10的电流被反射通过p沟道MOS晶体管12。该通过n沟道MOS晶体管14的电流被反射通过n沟道MOS晶体管16，该晶体管具有电阻器18耦合在其源极与地之间。图1所示电路具有一高达温度函数的30％的电流变化。对于图1所示型式的电路，所产生的电流等于I＝n*Ut*(M)/R如果晶体管处于弱反转，及I＝(2/Kn*R2)*ψ(I)如果晶体管处于强反转。在二种情形下，电流与供应电压无关，但温度变化未获补偿。提供一电流参考的另一方法为利用图2所述的一电阻器及一双极晶体管来产生一与绝对温度及电阻器的温度系数成比例的电流。p-沟道MOS晶体管20及22的栅极由运算放大器24的输出驱动。PNP双极晶体管26的发射极耦合至p沟道MOS晶体管20的漏极，且其基级与集电极耦合接地。PNP双极晶体管28的发射极经由电阻器30耦合至p沟道MOS晶体管20的漏极，且其基级及集电极均耦合接地。运算放大器24的一输出耦合至p沟道MOS晶体管20的漏极，而运算放大器24的另一输出耦合至p沟道MOS晶体管22的漏极。在图2电路中，电流由下式得出I＝(Ut/R)*Ln(N)为提供温度补偿，电阻器的温度系数必须与Ut相反。
技术实现思路
本专利技术提供一种仅利用相同类型的MOS晶体管与多晶硅电阻的温度补偿电流参照。附图说明图1为现有技术电流参考电路的示意图。图2为另一现有技术电流参考电路的示意图。图3为本专利技术第一说明性电流参考电路的示意图。图4为本专利技术第二说明性电流参考电路的示意图。具体实施例方式熟悉此项技术的普通人员应了解，以下对本专利技术的说明仅为说明性而不具限制性。熟悉此项技术的普通人员在阅读此揭示内容后当易于构想出本专利技术的其它实施例。本专利技术的目的是获得一具有电压供应及温度补偿的恒定电流参考。本专利技术不需要任何特殊组件，可与标准CMOS方法相兼容，并使用一种型式的MOS晶体管及多晶硅电阻器。参考图3，一差动放大器使用一p沟道MOS电流源晶体管40和42、n沟道MOS输入晶体管44和46、及n沟道偏压晶体管48。p沟道MOS晶体管50经由电阻器54将电流供应至PNP双极晶体管52，并经由含电阻器58和60的分压器将电流供应至PNP双极晶体管56。在该电路的一说明性实施例中，电阻器54和60可具有一约为12KΩ的电阻值，且电阻器58可具有一约为16KΩ的电阻值。p沟道MOS晶体管50亦将电流供应至n沟道MOS晶体管62以驱动电阻器64作为一源极跟随器。电阻器64可具有一约为100KΩ的电阻值。n沟道MOS晶体管62由参考电压Vref驱动，其为一固定值或可采用不同的方式获得，如图4所示。n沟道MOS晶体管62的尺寸可使其在亚阈区内操作。n沟道MOS晶体管44的栅极由电阻器58与60之间的共同连接(″MULTIPLE″节点)来驱动。n沟道MOS晶体管46的栅极由PNP双极晶体管52与电阻器54之间的共同连接来驱动。通过双极晶体管52及56的电流为IBip＝Ut/R2*Ut等于KT/q此电流为Ut相对于电阻正规化后的一正函数。熟悉此项技术的普通人员应了解，IBip在温度上升时增加及在温度降低时降低。通过n沟道MOS晶体管62的电流为I62＝Ido*exp(VGS62/Ut)Ut等于KT/q。此电流为n沟道MOS晶体管62的Vgs的一正函数及Ut的一负函数。特别是，当温度增加时，通过n沟道MOS晶体管62的电流降低，而当温度降低时，通过n沟道MOS晶体管62的电流增加。通过p沟道MOS晶体管50的总电流为通过双极晶体管52和56及n沟道MOS晶体管62的电流之和Itot＝(Ut/R2)*+Ido*exp(Vgs62/Ut)如果仅使用n沟道MOS晶体管62来获得温度补偿，将会存在一由电路之双极部分引起的相对于温度的线性相关性，及一由电路的MOS部分引起的指数相关性。此会是不当之补偿，因为当温度增加时，方程式第二项所导致的电流降低相对于第一项相关的电流增加而言将太大。由于n沟道晶体管62上增加了电阻器64，当温度增加且通过n沟道晶体管62的电流降低时，由于电阻器64的存在，通过n沟道晶体管62的电流过度降低会因Vgs的增加而获得补偿。以此方式，总电流与供应电压无关，并获得了一良好的温度补偿。如上所述，如图3所示，供应至MOS晶体管62的信号VREF可作为一固定值获得，或亦可作为电路性能的函数获得。现参考图4，一示意图显示另一本专利技术电流参考电路。熟悉此项技术的普通人员可看出，图4的电路与图3的电路极为相似，并使用相同参考编码表示相同的元件。图4的说明性参考电流电路中，可使用电阻器58和60的共同连接处的MULTIPLE节点上的信号来驱动n沟道MOS晶体管62的栅极，而非使用固定值VREF来获得与电路双极性能的良好匹配。MULTIPLE节点上的信号事实上是双极特性的一函数(图4)，并在电路中提供一反馈回路。电路工作简述如下当(例如)温度上升时，双极电流上升，但MULTILPE节点(及PNP双极晶体管52集电极处的节点″SINGLE″)上的电压值降低(VBE对温度的系数为-1.56mv/C)，结果，通过n沟道MOS晶体管62的电流降低，其原因之一是其对温度的相依性，另一原因是n沟道MOS晶体管62的VGS因节点MULTIPLE上的电压降低而减小。因此，通过n沟道MOS晶体管62的电流可补偿双极晶体管的电流下降，且如上所述，电阻器64的电阻可限制过度的VGS降低。以此方式，总电流有二个分量，一个分量随温度的上升而增加，另一个分量随温度的上升而降低。很显然，因有了图3及4所示电路，在有反馈和无反馈的情况下，均已获得一良好的温度补偿。有了上述结构，有数种方式可获得此种补偿，且解决方案在结果及设计方法上皆有所不同。特别是，可在数种情况下使用n沟道MOS晶体管62。前文中曾提及n沟道MOS晶体管62的电流相关性为指数关系，故引入电阻器64的电阻，以便在温度增加时补偿过度的电流降低。此时可决定以来自BAND GAP参考的一固定电压(图3中所示)驱动n沟道MOS晶体管的栅极来达成该最佳解决方案，或使用信号MULTIPLE驱动n沟道MOS晶体管62的栅极来接受某一误差(如图4所示)。虽然已显示并阐述了本专利技术的实施例及应用，熟悉此项技术的普通人员可了解可做出比上述更多的修改而不致有悖于本专利技术的专利技术概念。因此，本专利技术仅受权利要求的精神的限制。权利要求1.一种电流参考电路，其包含一CMOS差动放大器，其具有包含第一n沟道MOS晶体管的一漏极的第一输出节点、及包含第二n沟道MOS晶体管的一漏极的第二输出节点；一第一p沟道MOS晶体管，其具有耦合至一供应电位的一源极、耦合至所述第二输出节点的一栅极及一漏极；一第一PNP双极晶体管，其具有经由第一电阻器耦合至所述第一p沟道MOS晶体管的所述漏极并耦合至所述第二本文档来自技高网...

【技术保护点】
一种电流参考电路，其包含：一ＣＭＯＳ差动放大器，其具有包含第一ｎ沟道ＭＯＳ晶体管的一漏极的第一输出节点、及包含第二ｎ沟道ＭＯＳ晶体管的一漏极的第二输出节点；一第一ｐ沟道ＭＯＳ晶体管，其具有耦合至一供应电位的一源极、耦合至所述 第二输出节点的一栅极及一漏极；一第一ＰＮＰ双极晶体管，其具有经由第一电阻器耦合至所述第一ｐ沟道ＭＯＳ晶体管的所述漏极并耦合至所述第二ｎ沟道ＭＯＳ晶体管的一栅极的一发射极、及均耦合接地的一集电极及一基极；一第二ＰＮＰ双极晶体管 ，其具有经由与第三电阻器串联的第二电阻器耦合至所述第一ｐ沟道ＭＯＳ晶体管的所述漏极的一发射极、及均耦合接地的一集电极和一基极；所述第一ｎ沟道ＭＯＳ晶体管的一栅极耦合至所述第二与第三电阻器之间的一共同节点；一第三ｎ沟道ＭＯＳ晶体管，其 具有耦合至所述第一ｐ沟道ＭＯＳ晶体管的所述漏极的一漏极、经由第四电阻器耦合接地的一源极及耦合至一参考电压的一栅极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乔治奥多内，洛伦佐贝达里达，毛罗基诺西，
申请(专利权)人：艾梅尔公司，
类型：发明
国别省市：US[美国]