【技术实现步骤摘要】
一种修正建立时间违反的方法、装置及系统
[0001]本专利技术涉及芯片时序
,特别是涉及一种修正建立时间违反的方法、装置及系统。
技术介绍
[0002]随着市场对芯片功耗的要求越来越高,芯片低功耗设计中划分出来的电压域就越来越多。低功耗设计中,信号在不同电压域之间传递,不可避免地存在跨越多电压域的时序违例路径,建立时间违反就是其中之一。建立时间是器件采样时钟沿到来之前数据必须保持稳定的时间。以同步电路为例,请参照图1,图1为一种同步电路的结构简图。
[0003]静态时序分析中,时钟控制触发器到触发器的时序路径要满足以下两个表达式:
[0004]表达式1:Tclk1+T1_cq+Tdelay_sk,max+T2_setup<=Tperiod+Tclk2;
[0005]表达式2:Tclk1+Tdelay_sk,min
‑
T2_hold>=Tclk2。
[0006]其中,表达式1中左边部分定义为data arrival time,右边定义为data required time。表达式2中左边部分定义为data arrival time,右边部分定义为data required time。Tclk1代表时钟控制触发器FF1的时钟信号延时,Tclk2代表时钟控制触发器FF2的时钟信号延时,T1_cq代表触发器FF1的时钟端CK到其信号输出端Q的时序弧长度,Tdelay_sk,max代表组合逻辑起始点s点到k点组合逻辑路径最大延迟,Tdelay_ ...
【技术保护点】
【技术特征摘要】
1.一种修正建立时间违反的方法,其特征在于,包括:S11:获取同一时钟域中触发器到触发器之间的建立时间违反路径及路径余量;S12:计算所述建立时间违反路径上的逻辑器件与和所述逻辑器件同类型的替换逻辑器件的延迟功耗权重比;S13:按照所述延迟功耗权重比从大到小的顺序依次将逻辑器件替换为替换逻辑器件,并在每次替换后将所述路径余量更新为所述路径余量与本次替换的替换逻辑器件的延迟减小量的和,直至更新后的路径余量大于0或者所有所述逻辑器件均被替换完;其中,所述逻辑器件的阈值电压大于所述替换逻辑器件的阈值电压,所述延迟功耗权重比与所述逻辑器件减去同类型的替换逻辑器件的功耗差呈负相关,与所述同类型的替换逻辑器件减去逻辑器件的延迟差呈正相关。2.如权利要求1所述的修正建立时间违反的方法,其特征在于,S12包括:基于延迟功耗权重比关系式计算所述建立时间违反路径上的逻辑器件与和所述逻辑器件同类型的替换逻辑器件的延迟功耗权重比;所述延迟功耗权重比关系式为:R
i
=D
i
/P
i
其中,R
i
为第i个逻辑器件及与其同类型的替换逻辑器件的延迟功耗权重比,D
i
为第i个逻辑器件的延迟减去与第i个逻辑器件同类型的替换逻辑器件的延迟得到的延迟差,P
i
为与第i个逻辑器件同类型的替换逻辑器件的功耗减去第i个逻辑器件的功耗得到的功耗差,i为所述建立时间违反路径上任意一个具有同类型的替换逻辑器件的逻辑器件。3.如权利要求1所述的修正建立时间违反的方法,其特征在于,S12包括:基于延迟功耗权重比关系式计算所述建立时间违反路径上的逻辑器件与和所述逻辑器件同类型的替换逻辑器件的延迟功耗权重比;所述延迟功耗权重比关系式为:R
i
=D
i
/P
i
*F
i
其中,R
i
为第i个逻辑器件及与其同类型的替换逻辑器件的延迟功耗权重比,D
i
为第i个逻辑器件的延迟减去与第i个逻辑器件同类型的替换逻辑器件的延迟得到的延迟差,P
i
为与第i个逻辑器件同类型的替换逻辑器件的功耗减去第i个逻辑器件的功耗得到的功耗差,F
i
为第i个逻辑器件的扇出值,i为所述建立时间违反路径上任意一个具有同类型的替换逻辑器件的逻辑器件。4.如权利要求1所述的修正建立时间违反的方法,其特征在于,S13之前,还包括:S14:判断所述建立时间违反路径中是否存在缓冲器,若是,进入S15,否则,进入S13;S15:删除缓冲器,并将所述路径余量更新为所述路径余量与所述缓冲器的延迟的和;S16:判断更新后的路径余量是否大于0,若是,则判定建立时间违反修正成功,否则,进入S13。5.如权利要求1至4任一项所述的修正建立时间违反的方法,其特征在于,所述逻辑器件所属类型中的器件按照阈值电压从大到小的顺序依次分为高阈值电压器件、标准阈值电压器件、低阈值电压器件及超低阈值电压器件;S12包括:S121:选择所述建立时间违反路径上的逻辑器件,其中,所述逻辑器件为其所属类型中
的非超低阈值电压器件;S122:确定所述逻辑器件所属类型中的相邻级阈值电压器件为所述替换逻...
【专利技术属性】
技术研发人员:韦秋初,黄运新,
申请(专利权)人:深圳大普微电子科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。