芯片封装结构制造技术

本申请提供了一种芯片封装结构，包括：一基板；一运算单元，其设置于所述基板上，所述运算单元设置有公共CA引脚；一第一存储芯片，其设置于所述运算单元上，所述第一存储芯片设置有第一CA引脚，所述第一CA引脚与所述公共CA引脚电连接；一第二存储芯片，其设置于所述第一存储芯片上，所述第二存储芯片设置有第二CA引脚，所述第二CA引脚与所述公共CA引脚电连接；以及，一封装层，其设置于所述基板上，并将所述运算单元、所述第一存储芯片以及所述第二存储芯片封装于其内。本申请具有降低布线难度以及降低封装成本的有益效果。

【技术实现步骤摘要】
芯片封装结构
本申请涉及芯片
，特别涉及一种芯片封装结构。
技术介绍
在芯片设计中，为了小型化，SOC芯片(比如运算单元)和DRAM(DynamicRandomAccessMemory，DRAM)动态随机存取存储器经常会通过系统级封装的方式集成在一个封装结构里。但是现有技术中，为了将两个低数据位宽的动态随机存取存储器与SOC芯片进行一起封装，由于两个动态随机存取存储器具有两组CA引脚，导致布线困难，封装难成本较高。
技术实现思路
本申请实施例的目的在于提供一种芯片封装结构，具有降低布线难度，以及降低封装成本的有益效果。本申请实施例提供了一种芯片封装结构，包括：一基板；一运算单元，其设置于所述基板上，所述运算单元设置有公共CA引脚；一第一存储芯片，其设置于所述运算单元上，所述第一存储芯片设置有第一CA引脚，所述第一CA引脚与所述公共CA引脚电连接；一第二存储芯片，其设置于所述第一存储芯片上，所述第二存储芯片设置有第二CA引脚，所述第二CA引脚与所述公共CA引脚电连接；一封装层，其设置于所述基板上，并将所述运算单元、所述第一存储芯片以及所述第二存储芯片封装于其内。可选地，在本所述的芯片封装结构中，所述基板包括第一区域以及第二区域，所述运算单元设置于所述第一区域，所述第二区域设置有第一CA节点以及第二CA节点；所述第一CA引脚通过导线与所述第一CA节点电连接，所述第一CA节点通过设置于所述基板上的印刷线路与所述公共CA引脚电连接；所述第二CA引脚通过导线与所述第二CA节点电连接，所述第二CA节点通过设置于所述基板上的印刷线路与所述第一CA节点电连接。可选地，在本所述的芯片封装结构中，所述运算单元设置有第一引脚区，所述第一存储芯片设置有第二引脚区，所述第二存储芯片设置有第三引脚区；所述公共CA引脚设置于所述第一引脚区，所述第一CA引脚设置于所述第二引脚区，所述第二CA引脚设置于所述第三引脚区；所述第一引脚区位于所述运算单元的朝向所述第二区域的一侧；所述第二引脚区位于所述第一存储芯片的朝向所述第二区域的一侧；所述第三引脚区位于所述第二存储芯片的朝向所述第二区域的一侧。可选地，在本所述的芯片封装结构中，所述第二存储芯片与所述第一存储芯片错位设置，以将所述第一存储芯片的第二引脚区露出。可选地，在本所述的芯片封装结构中，所述运算单元还设置有第一DQ引脚、第二DQ引脚、第三DQ引脚以及第四DQ引脚；所述第一存储芯片设置有第五DQ引脚以及第六DQ引脚；所述第二存储芯片设置有第七DQ引脚以及第八DQ引脚；所述第一DQ引脚与所述第五DQ引脚电连接，所述第二DQ引脚与所述第七DQ引脚电连接，所述第三DQ引脚与所述第八DQ引脚电连接，所述第四DQ引脚与所述第六DQ引脚电连接。可选地，在本所述的芯片封装结构中，所述第一DQ引脚、第二DQ引脚、第三DQ引脚、第四DQ引脚以及所述公共CA引脚设置所述运算单元的同一侧；可选地，在本所述的芯片封装结构中，所述第五DQ引脚、第六DQ引脚以及所述第一CA引脚设置于所述第一存储芯片的同一侧；述第七DQ引脚、第八DQ引脚以及所述第二CA引脚设置于所述第二存储芯片的同一侧；可选地，在本所述的芯片封装结构中，所述第二区域还设置有第一DQ节点、第二DQ节点、第三DQ节点以及第四DQ节点；所述第五DQ引脚与第一DQ节点通过导线电连接，所述第一DQ节点与所述第一DQ引脚通过设置于所述基板上的印刷线路电连接；所述第七DQ引脚与第二DQ节点通过导线电连接，所述第二DQ节点与所述第二DQ引脚通过设置于所述基板上的印刷线路电连接；所述第八DQ引脚与第三DQ节点通过导线电连接，所述第三DQ节点与所述第三DQ引脚通过设置于所述基板上的印刷线路电连接；所述第六DQ引脚与第四DQ节点通过导线电连接，所述第四DQ节点与所述第四DQ引脚通过设置于所述基板上的印刷线路电连接。可选地，在本所述的芯片封装结构中，所述第一区域与所述第二区域均沿着第一预设方向延伸且沿着第二预设方向并列排布，所述第一预设方向与所述第二预设方向垂直；所述第一DQ引脚、第二DQ引脚、公共CA引脚、第三DQ引脚、第四DQ引脚沿着第一预设方向依次排列；所述第二区域包括沿着第一预设方向依次排列的第一子区域、第二子区域、第三子区域、第四子区域以及第五子区域；所述第一DQ节点设置于所述第一子区域；所述第二DQ节点设置于所述第二子区域；所述第一CA节点以及所述第二CA节点设置于所述第三子区域；所述第三DQ节点设置于所述第四子区域；所述第四DQ节点设置于所述第五子区域。可选地，在本所述的芯片封装结构中，所述第一存储芯片以及所述第二存储芯片均分别具有16比特数据位。本申请实施例提供的芯片封装结构通过将第一存储芯片以及第二存储芯片的CA引脚与运算单元的CA公共引脚进行连接，从而实现共享CA引脚，可以降低布线难度，减小封装成本。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1是本申请一些实施例中的一种芯片封装结构的剖视结构示意图。图2是本申请一些实施例中的一种芯片封装结构的俯视结构示意图。图3是本申请一些实施例中的第一存储芯片的俯视结构示意图。图4是本申请一些实施例中的第二存储芯片的俯视结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。在本申请中，DRAM(DynamicRandomAccessMemory，DRAM)为动态随机存取存储器；SOC(System-on-a-Chip，SOC)芯片为系统芯片；CA是controlandaddres的缩写，也即是控制指令及地址指令。DQ是指dataInput/Output的缩写，也即是本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n一基板；/n一运算单元，其设置于所述基板上，所述运算单元设置有公共CA引脚；/n一第一存储芯片，其设置于所述运算单元上，所述第一存储芯片设置有第一CA引脚，所述第一CA引脚与所述公共CA引脚电连接；/n一第二存储芯片，其设置于所述第一存储芯片上，所述第二存储芯片设置有第二CA引脚，所述第二CA引脚与所述公共CA引脚电连接；以及，/n一封装层，其设置于所述基板上，并将所述运算单元、所述第一存储芯片以及所述第二存储芯片封装于其内。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
一基板；
一运算单元，其设置于所述基板上，所述运算单元设置有公共CA引脚；
一第一存储芯片，其设置于所述运算单元上，所述第一存储芯片设置有第一CA引脚，所述第一CA引脚与所述公共CA引脚电连接；
一第二存储芯片，其设置于所述第一存储芯片上，所述第二存储芯片设置有第二CA引脚，所述第二CA引脚与所述公共CA引脚电连接；以及，
一封装层，其设置于所述基板上，并将所述运算单元、所述第一存储芯片以及所述第二存储芯片封装于其内。


2.根据权利要求1所述的芯片封装结构，其特征在于，所述基板包括第一区域以及第二区域，所述运算单元设置于所述第一区域，所述第二区域设置有第一CA节点以及第二CA节点；
所述第一CA引脚通过导线与所述第一CA节点电连接，所述第一CA节点通过设置于所述基板上的印刷线路与所述公共CA引脚电连接；所述第二CA引脚通过导线与所述第二CA节点电连接，所述第二CA节点通过设置于所述基板上的印刷线路与所述第一CA节点电连接。


3.根据权利要求2所述的芯片封装结构，其特征在于，所述运算单元设置有第一引脚区，所述第一存储芯片设置有第二引脚区，所述第二存储芯片设置有第三引脚区；
所述公共CA引脚设置于所述第一引脚区，所述第一CA引脚设置于所述第二引脚区，所述第二CA引脚设置于所述第三引脚区；
所述第一引脚区位于所述运算单元的朝向所述第二区域的一侧；
所述第二引脚区位于所述第一存储芯片的朝向所述第二区域的一侧；
所述第三引脚区位于所述第二存储芯片的朝向所述第二区域的一侧。


4.根据权利要求3所述的芯片封装结构，其特征在于，所述第二存储芯片与所述第一存储芯片错位设置，以将所述第一存储芯片的第二引脚区露出。


5.根据权利要求2-4任一项所述的芯片封装结构，其特征在于，所述运算单元还设置有第一DQ引脚、第二DQ引脚、第三DQ引脚以及第四DQ引脚；所述第一存储芯片设置有第五DQ引脚以及第六DQ引脚；所述第二存储芯片设置有第七DQ引脚以及第八DQ引脚；
所述第一DQ引脚与所述第五DQ引脚电连接，所述第二DQ引脚与所述第七DQ引脚电连接，所述第...

【专利技术属性】
技术研发人员：孟宪余，周新书，王志，
申请(专利权)人：北京爱芯科技有限公司，
类型：新型
国别省市：北京;11