阵列基板及其制作方法、显示装置制造方法及图纸

一种阵列基板、阵列基板的制作方法及显示装置，该阵列基板包括衬底(10)，衬底包括至少一第一区域(11)及至少一第二区域(13)，第一区域设置有低温多晶硅晶体管(30)，第二区域设置有氧化物晶体管(50)，氧化物晶体管包括氧化物半导体层(52)、栅极绝缘层(53)、栅极(54)、源漏极(55)，氧化物半导体层包括连接设置的沟道部(523)及接触部(525)，沟道部、栅极绝缘层及栅极依次层叠设置，源漏极与接触部接触，沟道部至少部分朝向远离衬底的方向凸起设置。

【技术实现步骤摘要】
【国外来华专利技术】阵列基板及其制作方法、显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示装置。
技术介绍
LTPO(LowTemperaturePolycrystallineOxide，低温多晶氧化物)技术结合了LTPS-TFT(LowTemperaturePoly-siliconThinFilmTransistor，低温多晶硅薄膜晶体管)和Oxide-TFT(氧化物薄膜晶体管)这两种TFT各自的优势，具备高PPI(PixelsPerInch，像素密度)、低功耗、高画质等方面的技术优势。一般输出管使用具有高迁移率的LTPS，以提高发光亮度；开关管使用具有低关态电流的Oxide-TFT(例如IGZO)，以降低器件功耗。但是，Oxide-TFT的导电区域会有微量(例如约1μm)的载流子扩散至半导体区域，为此，非晶氧化物的晶体管的沟道需要留足充分的长度，影响到分辨率的提升，从而影响显示品质。
技术实现思路
为解决上述问题，本专利技术实施例公开一种阵列基板及其制作方法、显示装置。一种阵列基板，包括衬底，所述衬底包括至少一第一区域及至少一第二区域，所述第一区域设置有低温多晶硅晶体管，所述第二区域设置有氧化物晶体管，所述氧化物晶体管包括氧化物半导体层、栅极绝缘层、栅极、源漏极，所述氧化物半导体层包括连接设置的沟道部及接触部，所述沟道部、所述栅极绝缘层及所述栅极依次层叠设置，所述源漏极与所述接触部接触，所述沟道部至少部分朝向远离所述衬底的方向凸起设置。进一步地，所述沟道部包括第一部分及二分别设置于所述第一部分相对两侧的第二部分，每个第二部分由所述第一部分的一端朝向所述衬底偏折。进一步地，所述第一部分平行于所述衬底，每一第二部分相对所述第一部分的夹角大于90度小于180度。进一步地，所述沟道部还包括两个第三部分，每个第三部分连接于一个第二部分与一个接触部之间。进一步地，两个所述第三部分均平行于所述第一部分。进一步地，所述氧化物晶体管还包括衬垫部，所述衬垫部凸设于所述衬底的第二区域，所述沟道部至少部分位于所述衬垫部的上方。进一步地，所述衬垫部包括第一衬垫层及叠设于所述第一衬垫层上的第二衬垫层，所述第一衬垫层与所述衬底相邻设置。进一步地，所述第一衬垫层为刻蚀形成所述低温多晶硅晶体管的栅极绝缘层时在所述第二区域保留下来的栅极绝缘层材料形成，所述第二衬垫层为刻蚀形成所述低温多晶硅晶体管的栅极在所述第二区域保留下来的栅极材料形成。进一步地，所述衬垫部的宽度由所述衬垫部与所述衬底相邻的第一端向远离所述衬底的第二端减小。进一步地，所述接触部在所述衬底上的正投影与所述衬垫部在所述衬底上的正投影的交叠面积为零。进一步地，所述氧化物晶体管还包括介质层，所述介质层覆盖所述衬底，所述介质层部分朝远离所述衬底的方向形成凸起部，所述源漏极设置在所述介质层上且间隔所述凸起部设置，所述氧化物半导体层覆盖所述源漏极及所述介质层，所述沟道部至少部分与所述凸起部层叠设置。进一步地，所述凸起部的宽度由所述凸起部与所述衬底相邻的第一端向所述凸起部远离所述衬底的第二端减小。进一步地，所述氧化物半导体层的材质包括铟镓锌氧化物。进一步地，所述衬底包括基底及设于所述基底上的缓冲层，所述缓冲层设于所述衬底远离所述氧化物半导体层的一侧。一种显示装置，包括如上所述的阵列基板。一种阵列基板的制作方法，包括以下步骤：提供一衬底，在所述衬底的第一区域上形成低温多晶硅晶体管，在所述衬底的第二区域上形成氧化物晶体管的源漏极；在所述衬底的第二区域上形成覆盖所述氧化物晶体管的源漏极的氧化物半导体层，所述氧化物半导体层部分朝远离所述衬底的方向凸起设置形成凸设结构；在所述氧化物半导体层上依次形成所述氧化物晶体管的栅极绝缘层及栅极，所述氧化物晶体管的栅极绝缘层及所述氧化物晶体管的栅极层叠设置于所述凸设结构上；及对所述氧化物半导体层的端部进行导电化处理形成接触部，所述接触部与所述氧化物晶体管的源漏极接触，所述氧化物半导体层未进行导电化处理的部分构成沟道部，所述沟道部至少部分由所述凸设结构构成。进一步地，所述“提供一衬底，在所述衬底的第一区域上形成低温多晶硅晶体管，在所述衬底的第二区域上形成氧化物晶体管的源漏极”，包括：在所述衬底的第一区域上形成所述低温多晶硅晶体管的低温多晶硅层；在所述低温多晶硅层上依次形成栅极绝缘层及栅极，及在所述衬底的第二区域形成衬垫部，从而形成预制结构；在所述低温多晶硅层上形成所述低温多晶硅晶体管的源漏极，及所述衬底的第二区域上形成所述氧化物晶体管的源漏极。进一步地，所述“在所述低温多晶硅层上依次形成栅极绝缘层及栅极，及在所述衬底的第二区域形成衬垫部，从而形成预制结构”与所述“在所述低温多晶硅层上形成所述低温多晶硅晶体管的源漏极，及所述衬底的第二区域上形成所述氧化物晶体管的源漏极”之间，所述“提供一衬底，在所述衬底的第一区域上形成低温多晶硅晶体管，在所述衬底的第二区域上形成氧化物晶体管的源漏极”，还包括：在所述预制结构上形成介质层，所述介质层部分朝远离所述衬底的方向凸起形成凸起部，所述凸起部覆盖所述衬垫部，所述“在所述低温多晶硅层上形成所述低温多晶硅晶体管的源漏极，及所述衬底的第二区域上形成所述氧化物晶体管的源漏极”，包括：在位于所述第一区域的介质层上形成所述低温多晶硅晶体管的源漏极，及在位于所述第二区域上的介质层上形成所述氧化物晶体管的源漏极。进一步地，所述“在所述低温多晶硅层上依次形成栅极绝缘层及栅极，及在所述衬底的第二区域形成衬垫部，从而形成预制结构”，所述衬垫部包括分层设置的第一衬垫层及叠设于所述第一衬垫层上的第二衬垫层，所述第一衬垫层与所述衬底相邻设置，所述第一衬垫层由刻蚀形成所述低温多晶硅晶体管的栅极绝缘层时在所述第二区域保留下来的栅极绝缘层的材料形成，所述第二衬垫层由刻蚀形成所述低温多晶硅晶体管的栅极时在所述第二区域保留下来的栅极的材料形成。进一步地，所述“提供一衬底，在所述衬底的第一区域上形成低温多晶硅晶体管，在所述衬底的第二区域上形成氧化物晶体管的源漏极”，包括：在所述衬底的第一区域上形成所述低温多晶硅晶体管的低温多晶硅层；在所述低温多晶硅晶体管的低温多晶硅层上依次形成图形化的栅极绝缘层及栅极，从而形成预制结构；在所述预制结构上形成介质层，所述介质层部分朝远离所述衬底的方向凸起形成凸起部；在位于所述第一区域的介质层上形成所述低温多晶硅晶体管的源漏极，及在位于所述第二区域上的介质层上形成所述氧化物晶体管的源漏极，所述“在所述衬底的第二区域上形成覆盖所述氧化物晶体管的源漏极的氧化物半导体层，所述氧化物半导体层部分朝远离所述衬底的方向凸起设置形成凸设结构”还包括：所述氧化物半导体层覆盖所述凸起部及所述氧化物晶体管的源漏极，所述凸设结构覆盖所述凸起部。本专利技术提供的阵列基板及其制作方法、显示装置，由于所述沟道部朝向远离所述衬底的方本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括衬底，所述衬底包括至少一第一区域及至少一第二区域，所述第一区域设置有低温多晶硅晶体管，所述第二区域设置有氧化物晶体管，所述氧化物晶体管包括氧化物半导体层、栅极绝缘层、栅极、源漏极，所述氧化物半导体层包括连接设置的沟道部及接触部，所述沟道部、所述栅极绝缘层及所述栅极依次层叠设置，所述源漏极与所述接触部接触，所述沟道部至少部分朝向远离所述衬底的方向凸起设置。/n

【技术特征摘要】
【国外来华专利技术】一种阵列基板，其特征在于，包括衬底，所述衬底包括至少一第一区域及至少一第二区域，所述第一区域设置有低温多晶硅晶体管，所述第二区域设置有氧化物晶体管，所述氧化物晶体管包括氧化物半导体层、栅极绝缘层、栅极、源漏极，所述氧化物半导体层包括连接设置的沟道部及接触部，所述沟道部、所述栅极绝缘层及所述栅极依次层叠设置，所述源漏极与所述接触部接触，所述沟道部至少部分朝向远离所述衬底的方向凸起设置。


如权利要求1所述的阵列基板，其特征在于，所述沟道部包括第一部分及二分别设置于所述第一部分相对两侧的第二部分，每个第二部分由所述第一部分的一端朝向所述衬底偏折。


如权利要求2所述的阵列基板，其特征在于，所述第一部分平行于所述衬底，每一第二部分相对所述第一部分的夹角大于90度小于180度。


如权利要求3所述的阵列基板，其特征在于，所述沟道部还包括两个第三部分，每个第三部分连接于一个第二部分与一个接触部之间。


如权利要求4所述的阵列基板，其特征在于，两个所述第三部分均平行于所述第一部分。


如权利要求1所述的阵列基板，其特征在于，所述氧化物晶体管还包括衬垫部，所述衬垫部凸设于所述衬底的第二区域，所述沟道部至少部分位于所述衬垫部的上方。


如权利要求6所述的阵列基板，其特征在于，所述衬垫部包括第一衬垫层及叠设于所述第一衬垫层上的第二衬垫层，所述第一衬垫层与所述衬底相邻设置。


如权利要求7所述的阵列基板，其特征在于，所述第一衬垫层为刻蚀形成所述低温多晶硅晶体管的栅极绝缘层时在所述第二区域保留下来的栅极绝缘层材料形成，所述第二衬垫层为刻蚀形成所述低温多晶硅晶体管的栅极在所述第二区域保留下来的栅极材料形成。


如权利要求7所述的阵列基板，其特征在于，所述衬垫部的宽度由所述衬垫部与所述衬底相邻的第一端向远离所述衬底的第二端减小。


如权利要求6所述的阵列基板，其特征在于，所述接触部在所述衬底上的正投影与所述衬垫部在所述衬底上的正投影的交叠面积为零。


如权利要求1所述的阵列基板，其特征在于，所述氧化物晶体管还包括介质层，所述介质层覆盖所述衬底，所述介质层部分朝远离所述衬底的方向形成凸起部，所述源漏极设置在所述介质层上且间隔所述凸起部设置，所述氧化物半导体层覆盖所述源漏极及所述介质层，所述沟道部至少部分与所述凸起部层叠设置。


如权利要求11所述的阵列基板，其特征在于，所述凸起部的宽度由所述凸起部与所述衬底相邻的第一端向远离所述衬底的第二端减小。


如权利要求1所述的阵列基板，其特征在于，所述氧化物半导体层的材质包括铟镓锌氧化物。


如权利要求1所述的阵列基板，其特征在于，所述衬底包括基底及设于所述基底上的缓冲层，所述缓冲层设于所述衬底远离所述氧化物半导体层的一侧。


如权利要求14所述的阵列基板，其特征在于，所述缓冲层的材质包括氧化硅、氮化硅中的至少一种。


一种显示装置，其特征在于，包括如权利要求1-15项中任意一项所述的阵列基板。


一种阵列基板的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底的第一区域上形成低温多晶硅晶体管，在所述衬底的第二区域上形成氧化物晶体...

【专利技术属性】
技术研发人员：晏国文，林致远，林俊仪，周啟华，
申请(专利权)人：深圳市柔宇科技股份有限公司，
类型：发明
国别省市：广东;44