半导体器件及其形成方法技术

一种半导体器件包括衬底、至少一个第一隔离结构、至少两个第一隔离结构以及多个外延结构。衬底具有多个位于其中的半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，以及第二隔离结构延比第一隔离结构伸至衬底内更远。外延结构分别设置在半导体鳍上。外延结构彼此分离，以及至少一个外延结构具有大致圆形轮廓。本发明专利技术实施例涉及半导体器件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法本申请是分案申请，其母案申请的申请号为201610048880.9、申请日为2016年01月25日、专利技术名称为“半导体器件及其形成方法”。
本专利技术实施例涉及半导体器件及其形成方法。
技术介绍
半导体器件广泛应用于各种电子设备中，诸如电脑、手机等。半导体器件包括集成电路，通过在半导体芯片上沉积并图案化各种材料薄膜以形成集成电路。集成电路包括场效应晶体管(FETs)，诸如金属氧化物半导体(MOS)晶体管。为了实现提高晶体管性能以及减小其尺寸，已经发展了晶体管：沟道和源极/漏极区位于从块状衬底形成的鳍中。这种非平面器件是多重栅极FinFET。多重栅极FinFET可以具有栅电极，栅电极横跨鳍式硅主体以形成沟道区域。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件，包括：衬底，具有位于所述衬底中的多个半导体鳍；至少一个第一隔离结构，设置在所述半导体鳍之间；至少两个第二隔离结构，其中，所述半导体鳍设置在所述第二隔离结构之间，以及所述第二隔离结构比所述第一隔离结构延伸至所述衬底本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底，具有位于所述衬底中的第一半导体鳍和第二半导体鳍；/n至少一个第一隔离结构，设置在所述第一半导体鳍和所述第二半导体鳍之间；/n至少两个第二隔离结构，其中，所述第一半导体鳍和所述第二半导体鳍设置在所述第二隔离结构之间，以及所述第二隔离结构比所述第一隔离结构延伸至所述衬底内更远，所述第一半导体鳍和所述第二半导体鳍中的每个包括被栅极堆叠件覆盖的第一部分和未被所述栅极堆叠件覆盖的第二部分，所述第二部分的顶面低于所述第一隔离结构和所述第二隔离结构的顶面；以及/n第一外延结构和第二外延结构，分别设置在由所述第一隔离结构、所述第一半导体鳍和所述第二半导体鳍的所述第二部分限定...

【技术特征摘要】
20150911 US 14/852,4411.一种半导体器件，包括：
衬底，具有位于所述衬底中的第一半导体鳍和第二半导体鳍；
至少一个第一隔离结构，设置在所述第一半导体鳍和所述第二半导体鳍之间；
至少两个第二隔离结构，其中，所述第一半导体鳍和所述第二半导体鳍设置在所述第二隔离结构之间，以及所述第二隔离结构比所述第一隔离结构延伸至所述衬底内更远，所述第一半导体鳍和所述第二半导体鳍中的每个包括被栅极堆叠件覆盖的第一部分和未被所述栅极堆叠件覆盖的第二部分，所述第二部分的顶面低于所述第一隔离结构和所述第二隔离结构的顶面；以及
第一外延结构和第二外延结构，分别设置在由所述第一隔离结构、所述第一半导体鳍和所述第二半导体鳍的所述第二部分限定的凹槽中且与相应的所述第一部分邻接，其中，所述第一外延结构和所述第二外延结构彼此分离，以及所述第一外延结构具有圆形轮廓，以使得具有圆形轮廓的所述第一外延结构高于所述第一半导体鳍的所述第一部分；
保护层，共形地覆盖在所述第一外延结构和所述第二外延结构上。


2.根据权利要求1所述的半导体器件，其中，所述第一外延结构包括：
顶部，具有第一宽度；以及
主体部分，设置在所述顶部和所述第一半导体鳍之间，其中，所述主体部分具有窄于所述第一宽度的第二宽度。


3.根据权利要求2所述的半导体器件，其中，所述第一外延结构的至少一个的所述顶部还具有高度，以及所述顶部的高度与所述第一宽度的比率在从0.5至4的范围之内。


4.根据权利要求2所述的半导体器件，其中，所述顶部是椭圆柱形。


5.根据权利要求2所述的半导体器件，其中，所述第一隔离结构、其中一个所述第二隔离结构和设置在所述第一隔离结构和所述其中一个所述第二隔离结构之间的其中一个所述半导体鳍一起形成所述凹槽，以及所述第一外延结构的所述主体部分设置在所述凹槽中。


6.根据权利要求1所述的半导体器件，其中，所述保护层具有圆形表面。


7.根据权利要求1所述的半导体器件，其中，所述第一隔离结构包括第一部分和第二部分，以及所述半导体器件还包括：
栅极堆叠件，覆盖所述第一隔离结构的所述第一部分同时保留所述第一隔离结构的所...

【专利技术属性】
技术研发人员：李彦儒，李启弘，丁姮彣，徐梓翔，金志昀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71