调节器电路、半导体装置及电子设备制造方法及图纸

实施方式涉及调节器电路、半导体装置及电子设备。实施方式的调节器电路具备第一晶体管、滤波器及差动放大器。第一晶体管设置于电源侧的输入端子与输出侧的输出端子之间。差动放大器为，其输出节点连接于第一晶体管，基于基准电压与和对输出端子施加的输出电压相应的反馈电压的比较结果，控制第一晶体管。滤波器连接于与输出节点成为差动对的差动放大器的控制节点。

【技术实现步骤摘要】
调节器电路、半导体装置及电子设备关联申请本申请享受2019年9月19日申请的日本国专利申请号2019－170661的优先权的利益，该日本国专利申请的全部内容被引用于本申请。
本实施方式涉及调节器(regulator)电路、半导体装置及电子设备。
技术介绍
在包含设置于输入端子与输出端子之间的调节器电路的半导体集成电路中，调节器电路中的输出晶体管导通而使输入端子与输出端子之间导通。在这样的半导体集成电路中，希望恰当地控制通过调节器电路中的输出晶体管后向输出端子侧流出的电流。
技术实现思路
实施方式提供能够恰当地控制通过调节器电路中的输出晶体管后向输出端子侧流出的电流的调节器电路、半导体装置及电子设备。根据本实施方式，提供具备第一晶体管、差动放大器及滤波器的调节器电路。上述第一晶体管设置于电源输入侧的输入端子与输出侧的输出端子之间。上述差动放大器，输出节点被连接于上述第一晶体管，基于基准电压与和对上述输出端子施加的输出电压相应的反馈电压的比较结果，控制上述第一晶体管。上述滤波器连接于与上述输出节点成为差动对的上述差动放大器的控制节点。附图说明图1是表示实施方式的调节器电路的构成的图。图2表示图1所示的调节器电路的电路图的一例。图3表示图1所示的调节器电路的电路图的其他的例子。图4是表示作为调节器电路的比较例的调节器电路的图。图5是对于在对作为图4所示的比较例的调节器电路的输入端子、将AC电压叠加于DC电压地供给输入电压V的情况下、各节点处的基于AC电压的脉动成分的相位进行了表示的曲线。图6是表示作为图4所示的比较例的调节器电路的各节点处的PSRR(PowerSupplyrejectionRatio：电源电压变动去除比)的曲线。图7是表示图2所示的调节器电路1上的各节点的图。图8是对于在对图7所示的调节器电路1的输入端子、将AC电压叠加于DC电压地供给了输入电压的情况下、各节点处的基于AC电压的脉动成分的相位进行了表示的曲线。图9是表示图7所示的调节器电路1的各节点处的PSRR的曲线。图10是将图6所示的调节器电路3的C3节点处的PSRR和图9所示的调节器电路1的C1节点处的PSRR单独提取而记载的曲线。图11表示滤波器108是由电阻、电感器元件、作为低耐压元件的P型晶体管构成的低通滤波器的情况下的一例。图12是表示本变形例1的调节器电路2的构成的图。图13是表示变形例2的作为开关调节器的调节器电路5的图。具体实施方式以下，参照附图，对实施方式的调节器电路详细地进行说明。另外，并不通过该实施方式限定本专利技术。(实施方式)首先使用图1，对实施方式的调节器电路1的构成进行说明。图1是表示实施方式的调节器电路1的构成的图。另外，实施方式的调节器电路1典型性地、被分类为所谓LDO(lowdropout)稳压器，被搭载于集成电路。搭载有调节器电路1的集成电路被利用于例如电子设备(便携电话、智能手机、笔记本式的个人计算机等)的电源装置。调节器电路1从输入电压Vin生成电压值不同的输出电压Vout。调节器电路1抑制由输入电压Vin的变动带来的影响，并将稳定后的输出电压Vout供给至后级的电路。调节器电路1具备输入端子101、输出端子102、输出电容器103、负载104、作为第一晶体管的输出晶体管105、反馈电路106、差动放大器107及滤波器108。输出端子102上被连接输出电容器103。另外，连接于输出端子102的负载20被供给输出电压Vout。在图1中，通过Vbasis配线来设定成为输入电压Vin及输出电压Vout的各电压基准的电位(基准电位)。另外，Vin和Vbasis有Vin＞Vbasis的关系。因此，输出电容器103的正极连接于输出端子102，输出电容器103的负极连接于Vbasis。负载104设置于输入电压Vin与输出晶体管105之间、及输入电压Vin与差动放大器107之间，具体而言，通过共源共栅电流反射镜电路、二极管、电阻等而构成。输出晶体管105是设置于被施加输入电压Vin的输入端子101与被施加输出电压Vout的输出端子102(第一输出端子)之间的第一晶体管。输出晶体管105用例如P沟道MOSFET(metal-oxide-semiconductorfield-effecttransistor：金属-氧化物半导体场效应晶体管)构成，典型性地是耐电压较低的低耐压元件即CMOS(ComplementaryMOS：互补型MOS)、耐电压较高的高耐压元件即LDMOS(LateraldiffusedMOS：横方向扩散型MOS)。输出晶体管105的源极电极，被供给输入电压Vin作为电源电压。对输出晶体管105的栅极电极输入来自差动放大器107的输出信号。输出晶体管105的漏极电极上连接输出端子102。输出晶体管105基于来自差动放大器107的输出信号，调整在输入端子101与输出端子102之间流动的电流，以使输出电压Vout被维持于规定的目标电压。反馈电路106连接于输出端子102，生成及输出与输出电压Vout相应的反馈电压Vfb。差动放大器107具有输出节点107a、控制节点107b。通过输出节点107a和控制节点107b，构成差动对。差动放大器107的输出节点107a连接于作为第一晶体管的输出晶体管105。另外，差动放大器107的控制节点107b连接于滤波器108。差动放大器107，基于基准电压Vref与和输出电压Vout相应的反馈电压Vfb的比较结果，控制输出晶体管105。即，差动放大器107接受基准电压Vref及反馈电压Vfb的输入，以它们的差电压(Vref－Vfb)接近零的方式生成控制电压Vcnt，并作为输出信号而从输出节点107a向输出晶体管105的栅极电极输出。滤波器108设置于输入端子101与输出晶体管105之间，连接于差动放大器107的控制节点107b。即，滤波器108设置于作为与差动放大器107的单端成对的节点的控制节点107b与输出晶体管105之间。滤波器108具有至少一个改变相位的元件。例如，滤波器108具有至少一个以上的电容器元件或电感器元件。滤波器108使从控制节点107b对输出晶体管105的源极电极供给的相位变动。图2表示图1所示的调节器电路1的电路图的一例。如图2所示，反馈电路106由分压电阻106a、106b构成。分压电阻106a与分压电阻106b间的连接点的电压(即，将输出电压Vout通过依赖于分压电阻106a及分压电阻106b的电阻值的比而分压后的电压)，作为反馈电压Vfb被输入至差动放大器107的输入端子。输出晶体管105是作为低耐压元件的P沟道型的MOSFET。输出晶体管105的源极电极，被施加通过了滤波器108后的输入电压Vin。输出晶体管105的栅极电极，被施加来自差动放大器107的控制本文档来自技高网...

【技术保护点】
1.一种调节器电路，具备：/n第一晶体管，设置于电源输入侧的输入端子与输出侧的输出端子之间；/n差动放大器，输出节点被连接于上述第一晶体管，基于基准电压与和对上述输出端子施加的输出电压相应的反馈电压的比较结果，控制上述第一晶体管；以及/n滤波器，连接于与上述输出节点成为差动对的上述差动放大器的控制节点。/n

【技术特征摘要】
20190919 JP 2019-1706611.一种调节器电路，具备：
第一晶体管，设置于电源输入侧的输入端子与输出侧的输出端子之间；
差动放大器，输出节点被连接于上述第一晶体管，基于基准电压与和对上述输出端子施加的输出电压相应的反馈电压的比较结果，控制上述第一晶体管；以及
滤波器，连接于与上述输出节点成为差动对的上述差动放大器的控制节点。


2.根据权利要求1所述的调节器电路，
上述第一晶体管具有与上述差动放大器的上述输出节点连接的第一栅极电极、与上述滤波器连接的第一源极电极及与上述输出端子连接的第一漏极电极。


3.根据权利要求1所述的调节器电路，
上述滤波器具有第二晶体管，该第二晶体管具备：
第二漏极电极，与上述输入端子或上述第一晶体管的第一源极电极连接；
第二栅极电极，与上述差动放大器的上述控制节点连接；以及
第二源极电极，与上述输入端子或上述第一晶体管的上述第一源极电极中的相对于连接有上述第二漏极电极的节点而言为另一方的节点连接。


4.根据权利要求1所述的调节器电路，
上述滤波器，使上述输出节点与上述控制节点之间的频率响应特性中的、对上述第一晶体管的第一源极电极施加的电压与对上述第一晶体管的第一栅极电极施加的电压之间的相位差及振幅差减少，抑制上述第一晶体管的上述第一栅极电极与上述第一源极电极之间的电压差的变动。


5.根据权利要求3所述的调节器电路，
上述滤波器具有至少一个改变相位的元件。


6.根据权利要求5所述的调节器电路，
上述改变相位的元件是电容器元件。


7.根据权利要求6所述的调节器电路，
上述滤波器具备：
作为上述改变相位的元件的电容器元件，连接于上述第二晶体管的上述第二栅极电极与上述差动放大器的上述控制节点之间；以及
电感器元件或电阻器元件，连接于上述输入端子与上述第二晶体管的上述第二栅极电极之间。


8.根据权利要求5所述的调节器电路，
上述改变相位的元件是电感器元件。


9.根据权利要求8所述的调节器电路，
上述滤波器具备：
作为上述改变相位的元件的电感器元件，连接于上述第二晶体管的上述第二栅极电极与上述差动放大器的上述控制节点之间；以及
电感器元件或电阻器元件，连接于上述输入端子与上述第二晶体管的上述第二栅极电极之间。


10.根据权利要求3所述的调节器电路，
上述第一晶体管的上述第一源极电极与上述滤波器的上述第二晶体管的上述第二源极电极被连接。


11.根据权利要求3所述的调节器电路，
上述第一晶体管的上述第一源极电极与上述滤波器的上述第二晶体管的上述第二漏极电极被连接。


12.根据权利要求3所述的调节器电路，
上述第一晶体管与上述第二晶体管相比为高耐电压元件，
上述第二晶体管与上述第一...

【专利技术属性】
技术研发人员：泽原裕一，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本;JP