一种弹载、机载、车载数据处理印制板制造技术

本发明专利技术公开了一种弹载、机载、车载数据处理印制板，数据处理印制板设置于整机地壳内，包括设置有FPGA的第一PCB板，第一PCB板设置有镂空区，镂空区设置有第二PCB板，第二PCB板与第一PCB板之间填充有隔离带；第二PCB板上设置有ADC芯片、射频连接头座和连接模块；ADC芯片的模拟地通过第一跳线导接至整机地壳；ADC芯片的数字地通过第二跳线与第一PCB板的接地位导接；第二跳线为跨越隔离带并桥接于第二PCB板和第一PCB板的连接模块；FPGA的数字地与第一PCB板的接地位连通，且第一PCB板的接地位导接至整机地壳。本发明专利技术的目的在于提供一种弹载、机载、车载数据处理印制板，通过将ADC芯片的模拟地单独导接至整机，有效的降低了底噪毛刺信号。

【技术实现步骤摘要】
一种弹载、机载、车载数据处理印制板
本专利技术涉及中频处理模块
，尤其涉及一种弹载、机载、车载数据处理印制板。
技术介绍
中频处理模块用于雷达目标模拟信号处理，主要特点为高速数据采样和储存、单边调制技术以及瞬时AGC技术。现有技术中，如图1所示，FPGA的数字地、ADC芯片的数字地以及ADC芯片的模拟地通过金属化孔连在一起，即：FPGA的数字地、ADC芯片的数字地以及ADC芯片的模拟地共地设置，由于外界的信号会对模拟信号产生干扰，因此，在中频处理模块的PCB板上增设有屏蔽盒，并使得共地设置的FPGA的数字地、ADC芯片的数字地以及ADC芯片的模拟地能够通过屏蔽盒导给整机。但是在具体使用的过程中会存在少量的底噪，底噪的出现不仅会导致信号识别错误，还会对基准信号的判定带来影响。
技术实现思路
本专利技术的目的在于提供一种弹载、机载、车载数据处理印制板，通过将ADC芯片的模拟地单独导接至整机，有效的降低了底噪毛刺信号。本专利技术通过下述技术方案实现：一种弹载、机载、车载数据处理印制板，所述数据处理印制板设置于整机地壳内，其特征在于，包括设置有FPGA的第一PCB板，所述第一PCB板设置有镂空区，所述镂空区设置有第二PCB板，且所述第二PCB板与所述第一PCB板之间填充设置有隔离带；所述第二PCB板上设置有ADC芯片和射频连接头座；所述ADC芯片的模拟地通过第一跳线导接至所述整机地壳；其中，所述第一跳线为与所述射频连接头座连接的射频连接线的外屏蔽层；<br>还包括跨越所述隔离带并桥接于所述第二PCB板和所述第一PCB板的连接模块，所述ADC芯片的数字地通过所述连接模块与所述第一PCB板的接地位导接；所述FPGA的数字地与所述第一PCB板的接地位连通，且所述第一PCB板的接地位导接至所述整机地壳。优选地，所述连接模块包括相互连通的第一接地位和第二接地位，所述第一接地位设置于所述第一PCB板，所述第二接地位设置于所述第二PCB板，且所述第二接地位与所述ADC芯片的数字地连接，所述第一接地位与所述第一PCB板的接地位连通。优选地，所述整机地壳上设置有第一连接器，所述射频连接线的外屏蔽层连接于所述射频连接头座和所述第一连接器。优选地，所述第一PCB板上还设置有时钟模块，所述时钟模块通过第三跳线与所述整机地壳连接。优选地，所述第三跳线为同轴信号线缆。优选地，所述整机地壳上设置有第二连接器，所述同轴信号线缆连接于所述时钟模块和所述第二连接器。优选地，所述第一PCB板的接地位与所述时钟模块连通，所述第一PCB板的接地位通过所述同轴信号线缆的屏蔽层导接至所述整机地壳。优选地，所述隔离带的材质为环氧树脂。优选地，所述隔离带的宽度为1.5cm-3.5cm。本专利技术与现有技术相比，具有如下的优点和有益效果：1、FPGA所在的第一PCB板和ADC芯片所在的第二PCB板隔离设置，可有效避免第一PCB板的信号对ADC芯片的模拟信号带来的干扰；2、将ADC芯片的模拟地单独导接至整机，有效的降低了底噪毛刺信号；3、设置有一个连接模块，用于将ADC芯片的数字地与第一PCB板的接地位导接，从而使得一个接地位便可以将ADC芯片的数字地与FPGA的数字地导接至整机地壳，优化数据处理印制板的布局。附图说明在附图中：图1为现有技术的连接结构示意图；图2为本专利技术的电路结构原理图；图3为本专利技术的连接结构示意图；图4为现有技术测试效果示意图；图5为本专利技术测试效果示意图；附图中标记及对应的零部件名称：1、第一PCB板；2、第二PCB板；3、隔离带；4、ADC芯片；5、连接模块；6、射频连接头座；7、整机地壳；8、第一跳线；9、接地位；10、第三跳线；11、金属化孔；12、地线；13、屏蔽盒；501、第一接地位；502、第二接地位。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。一种弹载、机载、车载数据处理印制板，如图2和图3所示，数据处理印制板设置于整机地壳7内，其中，数据处理印制板包括设置有FPGA的第一PCB板1，第一PCB板1设置有镂空区，镂空区固定设置有第二PCB板2，且第二PCB板2与第一PCB板1之间填充设置有环氧树脂，用于将第一PCB板1和第二PCB板2隔离开，从而避免第一PCB板1的信号对ADC芯片4的模拟信号造成干扰；第二PCB板2上设置有ADC芯片4和射频连接头座6；ADC芯片4的模拟地通过第一跳线8导接至整机地壳7；其中，第一跳线8为与射频连接头座6连接的射频连接线的外屏蔽层；还包括跨越隔离带3并桥接于所述第二PCB板2和所述第一PCB板1的连接模块5，ADC芯片4的数字地通过连接模块5与第一PCB板1的接地位9导接。本实施例的连接模块5包括相互连通的第一接地位501和第二接地位502，其中，第一接地位501设置于第一PCB板1，第二接地位502设置于第二PCB板2，且第二接地位502与ADC芯片4的数字地连接，第一接地位501与第一PCB板1的接地位9连通。FPGA的数字地与第一PCB板1的接地位9连通，且第一PCB板1的接地位9导接至整机地壳7现有技术中，如图1所示，FPGA的数字地、ADC芯片4的数字地以及ADC芯片4的模拟地通过金属化孔11连在一起，即：FPGA的数字地、ADC芯片4的数字地以及ADC芯片4的模拟地共地设置，由于外界的干扰信号会对模拟信号产生干扰，因此，在中频处理模块的PCB板上增设有屏蔽盒13，并使得共地设置的FPGA的数字地、ADC芯片4的数字地以及ADC芯片4的模拟地能够通过屏蔽盒13导给整机。但是这种结构的印制板在使用中存在0db左右的底噪毛刺信号，如图4所示，虽然这个底噪毛刺信号的强度不大，只有0db左右，在通用领域不会产生多大影响，但是在军工行业中，0db左右的干扰信号会对基准信号的判定带来影响，一旦基准信号判定错误，将会导致信息接收或判定的不准确，从而在军事演练或军事作战中错失先机，造成不可挽回的损失。基于此，在专利技术人在排除更换信号源、电缆线等外围仪器设备后，认为底噪毛刺干扰问题可能是由于将FPGA的数字地、ADC芯片4的数字地以及ADC芯片4的模拟地通过金属化孔11连通在一起导致的。因此，专利技术人尝试采用以ADC芯片4的模拟地、ADC芯片4的数字地以及FPGA的数字地隔离设置的方式代替现有的共地设置的方式，同时为了简化PCB板的整体结构，优化布局。增设了一个连接模块5，用于将ADC芯片4的数字地与第一PCB板1的接地位9导接，从而使得一个接地位9便可以将ADC芯片4的数字地与FPGA的数字地导接至整机地壳7。同时为了防止外界的信号会对模拟信号产生干扰，在第二PCB板2上还设置有屏蔽罩。基于这种本文档来自技高网...

【技术保护点】
1.一种弹载、机载、车载数据处理印制板，所述数据处理印制板设置于整机地壳(7)内，其特征在于，包括设置有FPGA的第一PCB板(1)，所述第一PCB板(1)设置有镂空区，所述镂空区设置有第二PCB板(2)，且所述第二PCB板(2)与所述第一PCB板(1)之间填充设置有隔离带(3)；/n所述第二PCB板(2)上设置有ADC芯片(4)和射频连接头座(6)；/n所述ADC芯片(4)的模拟地通过第一跳线(8)导接至所述整机地壳(7)；其中，所述第一跳线(8)为与所述射频连接头座(6)连接的射频连接线的外屏蔽层；/n还包括跨越所述隔离带(3)并桥接于所述第二PCB板(2)和所述第一PCB板(1)的连接模块(5)，所述ADC芯片(4)的数字地通过所述连接模块(5)与所述第一PCB板(1)的接地位(9)导接；/n所述FPGA的数字地与所述第一PCB板(1)的接地位(9)连通，且所述第一PCB板(1)的接地位(9)导接至所述整机地壳(7)。/n

【技术特征摘要】
1.一种弹载、机载、车载数据处理印制板，所述数据处理印制板设置于整机地壳(7)内，其特征在于，包括设置有FPGA的第一PCB板(1)，所述第一PCB板(1)设置有镂空区，所述镂空区设置有第二PCB板(2)，且所述第二PCB板(2)与所述第一PCB板(1)之间填充设置有隔离带(3)；
所述第二PCB板(2)上设置有ADC芯片(4)和射频连接头座(6)；
所述ADC芯片(4)的模拟地通过第一跳线(8)导接至所述整机地壳(7)；其中，所述第一跳线(8)为与所述射频连接头座(6)连接的射频连接线的外屏蔽层；
还包括跨越所述隔离带(3)并桥接于所述第二PCB板(2)和所述第一PCB板(1)的连接模块(5)，所述ADC芯片(4)的数字地通过所述连接模块(5)与所述第一PCB板(1)的接地位(9)导接；
所述FPGA的数字地与所述第一PCB板(1)的接地位(9)连通，且所述第一PCB板(1)的接地位(9)导接至所述整机地壳(7)。


2.根据权利要求1所述的一种弹载、机载、车载数据处理印制板，其特征在于，所述连接模块(5)包括相互连通的第一接地位(501)和第二接地位(502)，所述第一接地位(501)设置于所述第一PCB板(1)，所述第二接地位(502)设置于所述第二PCB板(2)，且所述第二接地位(502)与所述ADC芯片(4)的数字地连接，所述第一接地位(501)与所述第一PCB板(1)的接地位(9...

【专利技术属性】
技术研发人员：肖燕，李非桃，唐开东，庄游彬，鄢冬斌，陈国芹，肖兴，王寻宇，唐杨，陈春，魏兴龙，
申请(专利权)人：四川赛狄信息技术股份公司，
类型：发明
国别省市：四川;51