一种级联背板的CPLDI2C通道地址分配方法及系统技术方案

本发明专利技术实施例公开了一种级联背板的CPLD I2C通道地址分配方法及系统，S1，链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通；S2，链路主机通过I2C通道发送第一地址和读写标志位，链路背板上CPLD接收第一地址并进行判断，若第一地址为0000_000，则对整个链路背板上CPLD的I2C地址进行复位，若第一地址为默认值，则对链路背板上CPLD的I2C地址进行改写；若第一地址不是0000_000和默认值，则链路主机通过I2C通道发送Stop信号；S3，循环执行步骤S1

【技术实现步骤摘要】
一种级联背板的CPLD I2C通道地址分配方法及系统


[0001]本专利技术涉及服务器应用
，具体涉及一种级联背板的CPLD I2C通道地址分配方法及系统。

技术介绍

[0002]随着技术的发展，当前级联CPLD(CPLD，Complex Programmable Logic Device，复杂可编程逻辑器件)方式应用广泛，如在级联背板中，使用CPLD做为主控芯片及通信芯片，控制本背板功能并与上级、下级通信。在级联背板中，CPLD常见的通信方式是I2C(I2C，Inter－Integrated Circuit，I2C总线，是由Philips公司开发的一种简单、双向二线制同步串行总线)，I2C总线只需要两根线，通信非常简洁。
[0003]级联背板还需要为各个CPLD分配地址，现有技术有两种方案，都需要额外的信号线传输地址。
[0004]如图1所示，为方案一，级联背板的CPLD挂在同一个I2C总线下，需要链路主机提供不同的地址信号线。假设，链路主机与各CPLD都在同一个电路板上，则地址线可以使用电阻上下拉；假设，链路主机与各CPLD不在同一个电路板上，如各CPLD分布于多个相同的背板上，则需要在链路主机端将地址信号引到多个背板上，非常占用线缆管脚数量。
[0005]如图2所示，为方案二，各背板的CPLD地址通过拨码开关实现，级联CPLD将各个CPLD串接在一个I2C总线上。
[0006]方案一中，在线缆连接器管脚有限的情况下，方案难以实现；级联CPLD将各个CPLD串接在一个I2C总线上，走线的等效负载电容、走线stub对信号的反射，都严重影响I2C的信号质量。方案二中，各背板的CPLD地址通过拨码开关实现，则增加了拨码开关成本；生产加工过程中，人工对各背板做不同地址的拨码，容易出现误拨、漏拨等问题；级联CPLD将各个CPLD串接在一个I2C总线上，走线的等效负载电容、走线stub对信号的反射，都严重影响I2C的信号质量。

技术实现思路

[0007]本专利技术实施例中提供了一种级联背板的CPLD I2C通道地址分配方法及系统，以解决现有技术中占用线缆连接器管脚多、生产成本高、生产过程中容易出错的问题，以及因走线等效负载电容、走线stub对信号的反射，造成的对I2C的信号影响大的问题。本专利技术将级联背板的CPLD的I2C通信相关信号线减至两根线，大大减少了对线缆连接器管脚数量的依赖，并改善了I2C总线的信号质量，提高I2C总线的健壮性。
[0008]本专利技术实施例公开了如下技术方案：
[0009]本专利技术第一方面提供了一种级联背板的CPLD I2C通道地址分配方法，包括：
[0010]S1，链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通；
[0011]S2，链路主机通过I2C通道发送第一地址和读写标志位，链路背板上CPLD接收第一地址并进行判断，
[0012]若第一地址为0000_000，则对整个链路背板上CPLD的I2C地址进行复位，
[0013]若第一地址为默认值，则对链路背板上CPLD的I2C地址进行改写；
[0014]若第一地址不是0000_000和默认值，则链路主机通过I2C通道发送Stop信号；
[0015]S3，循环执行步骤S1
‑
S2，直至整个链路背板上CPLD的I2C地址改写完成。
[0016]进一步地，步骤S1所述链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通，具体为：
[0017]S11，链路主机通过I2C通道发送Start信号给背板；
[0018]S12，背板上CPLD接收Start信号，CPLD判断本背板的CPLD I2C从机和CPLD I2C主机是否连通；
[0019]S13，若连通，则执行步骤S2，
[0020]若不连通，则本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机连通，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送Start信号。
[0021]进一步地，步骤S2所述对整个链路背板上CPLD的I2C地址进行复位，具体为：
[0022]S21，本背板的CPLD I2C从机判断读写标志位是否为0，
[0023]若否，则执行步骤S23，
[0024]若是，则本背板的CPLD I2C从机接收I2C通道发送的第二地址；
[0025]S22，本背板的CPLD I2C从机判断第二地址是否为0000_0110，
[0026]若否，则执行步骤S23，
[0027]若是，则本背板的CPLD I2C从机将I2C地址复位至默认值；
[0028]S23，本背板的CPLD I2C从机向前级背板的CPLD I2C主机发送应答信号。
[0029]进一步地，步骤S2所述对链路背板上CPLD的I2C地址进行改写，具体为：
[0030]S21＇，本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机断开；
[0031]S22＇，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送Stop信号；
[0032]S23＇，本背板的CPLD I2C从机判断读写标志位是否为0，
[0033]若为0，则本背板的CPLD I2C从机接收I2C通道发送的第二地址，并将本背板上CPLD的I2C地址改写为第二地址，
[0034]若不为0，则本背板的CPLD I2C从机不对I2C地址进行改写。
[0035]进一步地，在步骤S3所述整个链路背板上CPLD的I2C地址改写完成后，还包括：
[0036]链路主机和整个链路背板进行I2C通信。
[0037]本专利技术第二方面提供了一种级联背板的CPLD I2C通道地址分配的另一种方法，包括：
[0038]S01，链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通；
[0039]S02，链路主机通过I2C通道发送第一地址和读写标志位，链路背板上CPLD接收第一地址并进行判断，
[0040]当第一地址为0000_000，且读写标志位为0时，则执行步骤S03，
[0041]否则，执行步骤S05；
[0042]S03，本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机断开，并接收I2C通道发送的第二地址，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送Stop信号，本背板的CPLD I2C从机将本背板上CPLD的I2C地址改写为第二地址；
[0043]S04，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送第一地址和第二地址，第一地址的值为0000_000，后级背板接收的第二地址为本背板的第二地址加1，本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机连通；
[0044]S05，循环执行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种级联背板的CPLD I2C通道地址分配方法，其特征在于，所述方法包括：S1，链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通；S2，链路主机通过I2C通道发送第一地址和读写标志位，链路背板上CPLD接收第一地址并进行判断，若第一地址为0000_000，则对整个链路背板上CPLD的I2C地址进行复位，若第一地址为默认值，则对链路背板上CPLD的I2C地址进行改写；若第一地址不是0000_000和默认值，则链路主机通过I2C通道发送Stop信号；S3，循环执行步骤S1
‑
S2，直至整个链路背板上CPLD的I2C地址改写完成。2.根据权利要求1所述的一种级联背板的CPLD I2C通道地址分配方法，其特征在于，步骤S1所述链路主机通过I2C通道发送Start信号，将整个链路的I2C通道连通，具体为：S11，链路主机通过I2C通道发送Start信号给背板；S12，背板上CPLD接收Start信号，CPLD判断本背板的CPLD I2C从机和CPLD I2C主机是否连通；S13，若连通，则执行步骤S2，若不连通，则本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机连通，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送Start信号。3.根据权利要求1所述的一种级联背板的CPLD I2C通道地址分配方法，其特征在于，步骤S2所述对整个链路背板上CPLD的I2C地址进行复位，具体为：S21，本背板的CPLD I2C从机判断读写标志位是否为0，若否，则执行步骤S23，若是，则本背板的CPLD I2C从机接收I2C通道发送的第二地址；S22，本背板的CPLD I2C从机判断第二地址是否为0000_0110，若否，则执行步骤S23，若是，则本背板的CPLD I2C从机将I2C地址复位至默认值；S23，本背板的CPLD I2C从机向前级背板的CPLD I2C主机发送应答信号。4.根据权利要求1所述的一种级联背板的CPLD I2C通道地址分配方法，其特征在于，步骤S2所述对链路背板上CPLD的I2C地址进行改写，具体为：S21＇，本背板的CPLD I2C从机控制CPLD I2C从机和CPLD I2C主机断开；S22＇，本背板的CPLD I2C主机向后级背板的CPLD I2C从机发送Stop信号；S23＇，本背板的CPLD I2C从机判断读写标志位是否为0，若为0，则本背板的CPLD I2C从机接收I2C通道发送的第二地址，并将本背板上CPLD的I2C地址改写为第二地址，若不为0，则本背板的CPLD I2C从机不对I2C地址进行改写。5.根据权利要求1所述的一种级联背板的CPLD I2C通道地址...

【专利技术属性】
技术研发人员：黄炎坡，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：