一种控制AXI总线带宽的方法和装置制造方法及图纸

本发明专利技术公开了一种控制AXI总线带宽的方法和装置，方法包括：从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期。本发明专利技术能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。的普适性和便利性。的普适性和便利性。

【技术实现步骤摘要】
一种控制AXI总线带宽的方法和装置


[0001]本专利技术涉及数据传输领域，更具体地，特别是指一种控制AXI总线带宽的方法和装置。

技术介绍

[0002]AXI总线是ARM公司提出的AMBA(先进微控制器总线架构)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持杰出传输访问和乱序访问，并更加容易进行时序收敛。
[0003]由于AXI具有标准性、通用高效性等特点，FPGA中开始大规模采用AXI作为模块之间互联总线。AXI是一个地址和数据分开的总线，并且有自己的时序控制，研究AXI控制带宽的方法可以应用到很多测试带宽的领域。
[0004]现有技术中控制AXI总线带宽的方法多与具体应用有关，需要结合具体应用的特点，提出该应用特定的控制带宽方法，不具有通用性。比如以太网会根据带宽需求算出帧频，然后控制帧频从而实现控制带宽。
[0005]针对现有技术中AXI总线带宽控制方法不通用的问题，目前尚无有效的解决方案。

技术实现思路

[0006]有鉴于此，本专利技术实施例的目的在于提出一种控制AXI总线带宽的方法和装置，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
[0007]基于上述目的，本专利技术实施例的第一方面提供了一种控制AXI总线带宽的方法，包括执行以下步骤：
[0008]从AXI总线上获取读地址有效信号和读数据有效信号；
[0009]基于读地址有效信号和读数据有效信号确定读延迟；
[0010]基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
[0011]将AXI总线的读地址有效信号周期设置为预期读周期。
[0012]在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟。
[0013]在一些实施方式中，方法还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
[0014]在一些实施方式中，方法还包括：在基于突发读长度、读延迟、和预期带宽确定预期读周期之前，先响应于接收到读延迟有效信号而接受读延迟信号以确定读延迟。
[0015]在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地
址通信信号中确定突发读长度。
[0016]在一些实施方式中，基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
[0017]在一些实施方式中，将AXI总线的读地址有效信号周期设置为预期读周期包括：在AXI总线的读地址有效信号上每间隔预期读周期发送一个脉冲信号。
[0018]本专利技术实施例的第二方面提供了一种控制AXI总线带宽的装置，包括：
[0019]处理器；和
[0020]存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
[0021]从AXI总线上获取读地址有效信号和读数据有效信号；
[0022]基于读地址有效信号和读数据有效信号确定读延迟；
[0023]基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
[0024]将AXI总线的读地址有效信号周期设置为预期读周期。
[0025]在一些实施方式中，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取读地址有效信号和读数据有效信号的上升沿位置；
[0026]基于读地址有效信号和读数据有效信号确定读延迟包括：将读地址有效信号和读数据有效信号的上升沿位置之差确定为读延迟；
[0027]步骤还包括：在确定读延迟后输出配置为表示读延迟时间段的读延迟信号，并同时输出指示读延迟信号有效的读延迟有效信号。
[0028]在一些实施方式中，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定突发读长度；基于突发读长度、读延迟、和预期带宽确定预期读周期包括：将突发读长度除以预期带宽的商与读延迟之和确定为预期读周期。
[0029]本专利技术具有以下有益技术效果：本专利技术实施例提供的控制AXI总线带宽的方法和装置，通过从AXI总线上获取读地址有效信号和读数据有效信号；基于读地址有效信号和读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为预期读周期的技术方案，能够以通用方式控制AXI总线带宽，提高AXI总线控制的普适性和便利性。
附图说明
[0030]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本专利技术提供的控制AXI总线带宽的方法的流程示意图；
[0032]图2为本专利技术提供的控制AXI总线带宽的方法的突发读信号的整体时序图；
[0033]图3为本专利技术提供的控制AXI总线带宽的方法的突发读信号的局部时序图。
具体实施方式
[0034]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照
附图，对本专利技术实施例进一步详细说明。
[0035]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。
[0036]基于上述目的，本专利技术实施例的第一个方面，提出了一种提高AXI总线控制的普适性和便利性的控制AXI总线带宽的方法的一个实施例。图1示出的是本专利技术提供的控制AXI总线带宽的方法的流程示意图。
[0037]所述的控制AXI总线带宽的方法，如图1所示，包括执行以下步骤：
[0038]步骤S101，从AXI总线上获取读地址有效信号和读数据有效信号；
[0039]步骤S103，基于读地址有效信号和读数据有效信号确定读延迟；
[0040]步骤S105，基于AXI总线的协议确定突发读长度，并基于突发读长度、读延迟、和预期带宽确定预期读周期；
[0041]步骤S107，将AXI总线的读地址有效信号周期设置为预期读周期。
[0042]本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制AXI总线带宽的方法，其特征在于，包括执行以下步骤：从AXI总线上获取读地址有效信号和读数据有效信号；基于所述读地址有效信号和所述读数据有效信号确定读延迟；基于AXI总线的协议确定突发读长度，并基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期；将AXI总线的读地址有效信号周期设置为所述预期读周期。2.根据权利要求1所述的方法，其特征在于，从AXI总线上获取读地址有效信号和读数据有效信号包括：获取所述读地址有效信号和所述读数据有效信号的上升沿位置；基于所述读地址有效信号和所述读数据有效信号确定读延迟包括：将所述读地址有效信号和所述读数据有效信号的上升沿位置之差确定为所述读延迟。3.根据权利要求2所述的方法，其特征在于，还包括：在确定读延迟后输出配置为表示所述读延迟时间段的读延迟信号，并同时输出指示所述读延迟信号有效的读延迟有效信号。4.根据权利要求3所述的方法，其特征在于，还包括：在基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期之前，先响应于接收到所述读延迟有效信号而接受所述读延迟信号以确定所述读延迟。5.根据权利要求1所述的方法，其特征在于，基于AXI总线的协议确定突发读长度包括：从AXI总线的读地址通信信号中确定所述突发读长度。6.根据权利要求1所述的方法，其特征在于，基于所述突发读长度、所述读延迟、和预期带宽确定预期读周期包括：将所述突发读长度除以所述预期带宽的商与所述读延迟之和确定为所述预期读周期。7.根...

【专利技术属性】
技术研发人员：黄广奎，王峰，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：