一种时钟模式切换服务器系统技术方案

本发明专利技术提供了一种时钟模式切换服务器系统，包括主板和PCIe选择模块；主板包括时钟控制器，时钟控制器用于产生发送至CPU的第一时钟源的信号；PCIe选择模块包括Pin连接器、时钟发生器和时钟切换器；Pin连接器用于接收对时钟模式的选择并输出时钟模式选择信号，其中，时钟模式包括同源时钟模式和非同源时钟模式；时钟发生器用于接收时钟模式选择信号并基于选择非同源时钟模式而输出第二时钟源的信号；时钟切换器用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于时钟模式选择信号为PCIe设备选择用于传输第一时钟源的信号的第一通道或用于传输第二时钟源的信号的第二通道。钟源的信号的第二通道。钟源的信号的第二通道。

【技术实现步骤摘要】
一种时钟模式切换服务器系统


[0001]本专利技术涉及服务器
，尤其涉及一种时钟模式切换服务器系统。

技术介绍

[0002]随着信号传输速率的不断增加，再加之传输链路上的过孔、器件封装及传输介质损耗导致信号衰减，信号传输产生严重影响；为了应对这些衰减，一般在Serdes(串行器和解码器)接收器内部会固化一些补偿线路来对信号进行恢复，以保证有足够的余量进行信号采样；但是，目前PCIE4.0(16Gbps)已成为系统设计主流，信号传输的距离随着信号速率的提升在进一步变短。基于以上原因，服务器系统设计对于Retimer(重定时器)的需求逐渐增大。PCIe(高速串行计算机扩展总线标准)作为当今计算机体系结构的I/O局部总线标准，使用高速串行传送方式，能够支持更高传输速率和带宽要求的外部设备。所以，采用Retimer和PCIe作为服务器的架构。
[0003]PCIe设备和服务器的CPU之间常面临时钟同源和不同源的问题，两种模式下PCIe设备的时钟源、BIOS配置以及Retimer的固件都不相同。时钟模式的选择对PCIe信号质量有重大影响，受链路长度等因素的影响，对时钟模式的需求也并非固定不变，所以，亟需一种支持时钟模式切换，且可以灵活兼容不同的PCIe设备以应对不同应用场景的服务器系统。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提出一种时钟模式切换服务器系统，用以解决现有技术中无法兼容不同时钟模式需求的不同PCIe设备的问题。
[0005]基于上述目的，本专利技术提供了一种时钟模式切换服务器系统，包括主板和PCIe选择模块；
[0006]主板包括时钟控制器，时钟控制器用于产生发送至CPU的第一时钟源的信号；
[0007]PCIe选择模块包括Pin连接器、时钟发生器和时钟切换器；
[0008]Pin连接器用于接收对时钟模式的选择并输出时钟模式选择信号，其中，时钟模式包括同源时钟模式和非同源时钟模式；
[0009]时钟发生器用于接收时钟模式选择信号并基于选择非同源时钟模式而输出第二时钟源的信号；
[0010]时钟切换器用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于时钟模式选择信号为PCIe设备选择用于传输第一时钟源的信号的第一通道或用于传输第二时钟源的信号的第二通道。
[0011]在一些实施例中，同源时钟模式包括PCIe设备接收第一时钟源的信号，非同源时钟模式包括PCIe设备接收第二时钟源的信号。
[0012]在一些实施例中，系统还包括连接时钟控制器与时钟切换器的Retimer卡；Retimer卡包括Retimer芯片和Retimer固件选择器，Retimer芯片用于通过Retimer固件选择器选择同源时钟固件或非同源时钟固件。
[0013]在一些实施例中，Retimer固件选择器包括与时钟模式选择信号连接的第二反相器、与第二反相器连接的第一I2C缓冲器、与时钟模式选择信号连接的第二I2C缓冲器、与第一I2C缓冲器连接的第一闪存芯片以及与第二I2C缓冲器连接的第二闪存芯片；第一闪存芯片存储同源时钟固件，第二闪存芯片存储非同源时钟固件。
[0014]在一些实施例中，Retimer芯片分别连接第一I2C缓冲器和第二I2C缓冲器。
[0015]在一些实施例中，时钟切换器的第二通道与时钟发生器连接。
[0016]在一些实施例中，Pin连接器包括三个引脚，第一引脚输出的信号通过上拉电阻被钳位在高电平，第二引脚输出时钟模式选择信号，第三引脚输出的信号通过下拉电阻被钳位到地线。
[0017]在一些实施例中，Pin连接器配置为响应于第一引脚和第二引脚连接而输出用于选择非同源时钟模式的时钟模式选择信号，响应于第二引脚和第三引脚连接而输出用于选择同源时钟模式的时钟模式选择信号。
[0018]在一些实施例中，Pin连接器的第二引脚通过第一反相器分别连接到时钟发生器和第一通道。
[0019]在一些实施例中，主板还包括时钟缓冲器，时钟缓冲器的输入端与第一时钟源连接。
[0020]本专利技术至少具有以下有益技术效果：
[0021]本专利技术通过为CPU配置第一时钟源的信号，通过Pin连接器、时钟发生器和时钟切换器等共同进行时钟模式选择及切换，使得PCIe设备可接收第一时钟源的信号或第二时钟源的信号，从而使PCIe设备和CPU实现同源时钟模式或非同源时钟模式；本专利技术的服务器系统支持同源时钟模式和非同源时钟模式切换，可以满足对时钟模式有不同需求的PCIe设备，从而灵活兼容不同的PCIe设备及不同的应用场景，且便于进行项目故障定位。
附图说明
[0022]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0023]图1为根据本专利技术提供的时钟模式切换服务器系统的实施例的示意图；
[0024]图2为根据本专利技术实施例提供的主板结构示意图；
[0025]图3为根据本专利技术实施例提供的Retimer卡的结构示意图；
[0026]图4为根据本专利技术实施例提供的PCIe选择模块的结构示意图。
具体实施方式
[0027]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0028]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于
覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
[0029]本专利技术实施例中涉及英文的词释义如下：
[0030]PCIe：PCI-Express(peripheral component interconnect express)，是一种高速串行计算机扩展总线标准。
[0031]Retimer：指重定时器，是一种使用独立时钟产生外发信号的设备；信号在经过Retimer时，通过内部的时钟重构信号，使信号传输能量增加，然后再继续传输在高速串行通信的信号传输中，常使用Retimer来保证信号传输的质量。
[0032]Pin连接器：Pin意为引脚，Pin连接器指具有多个Pin针的连接器，用于通过跳线帽或其他来使该连接器的若干引脚被连接。
[0033]CPU：中央处理器。
[0034]I2C：即I2C总线，是一种双向二线制同步串行总线。
[0035]本专利技术实施例提出了一种时钟模式切换服务器系统。图1示出的是本专利技术提供的时钟模式切换服务器系统的实施例的示意图。如图1所示，该系统本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟模式切换服务器系统，其特征在于，包括：主板，所述主板包括时钟控制器，用于产生发送至CPU的第一时钟源的信号；以及PCIe选择模块，所述PCIe选择模块包括：Pin连接器，用于接收对时钟模式的选择并输出时钟模式选择信号，其中，所述时钟模式包括同源时钟模式和非同源时钟模式；时钟发生器，用于接收所述时钟模式选择信号并基于选择所述非同源时钟模式而输出第二时钟源的信号；时钟切换器，用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于所述时钟模式选择信号为PCIe设备选择用于传输所述第一时钟源的信号的第一通道或用于传输所述第二时钟源的信号的第二通道。2.根据权利要求1所述的系统，其特征在于，所述同源时钟模式包括所述PCIe设备接收所述第一时钟源的信号，所述非同源时钟模式包括所述PCIe设备接收所述第二时钟源的信号。3.根据权利要求1所述的系统，其特征在于，还包括连接所述时钟控制器与时钟切换器的Retimer卡，所述Retimer卡包括Retimer芯片和Retimer固件选择器，所述Retimer芯片用于通过所述Retimer固件选择器选择同源时钟固件或非同源时钟固件。4.根据权利要求3所述的系统，其特征在于，所述Retimer固件选择器包括与所述时钟模式选择信号连接的第二反相器、与所...

【专利技术属性】
技术研发人员：卢丽容，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：