垂直非易失性存储器装置制造方法及图纸

提供了一种垂直非易失性存储器装置。所述垂直非易失性存储器装置包括：沟道，位于基底上并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。位于第二电荷存储结构的内侧壁上。位于第二电荷存储结构的内侧壁上。

【技术实现步骤摘要】
垂直非易失性存储器装置
[0001]2019年9月4日在韩国知识产权局提交的名称为“垂直非易失性存储器装置及其编程方法”的第10-2019-0109722号韩国专利申请通过引用被全部包含于此。


[0002]实施例涉及一种垂直非易失性存储器装置及其编程方法。

技术介绍

[0003]VNAND快闪存储器装置中的存储器单元可以为可以存储一位数据的单层单元(SLC)或可以存储多于一位数据的多层单元(MLC)。

技术实现思路

[0004]实施例涉及一种垂直非易失性存储器装置。所述垂直非易失性存储器装置可以包括：沟道，位于基底上，并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。
[0005]实施例还涉及一种垂直非易失性存储器装置。所述垂直非易失性存储器装置可以包括：沟道，位于基底上，并且在与基底的上表面垂直的第一方向上延伸并且具有杯状形状；第一电荷存储结构，位于沟道的外侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；第二栅电极，位于由沟道形成的内部空间中；以及导电垫，具有环形形状，导电垫接触沟道的上表面并且不接触第二栅电极的上表面。
[0006]实施例还涉及一种垂直非易失性存储器装置。所述垂直非易失性存储器装置可以包括：沟道，位于基底上，并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；第二栅电极，位于第二电荷存储结构的内侧壁上；导电垫，位于沟道的上表面上；第一接触插塞，位于导电垫上；第一位线，位于第一接触插塞上；第二接触插塞，位于第二栅电极的上表面上；以及第二位线，位于第二栅电极上。
[0007]实施例还涉及一种垂直非易失性存储器装置。所述垂直非易失性存储器装置可以包括第一存储器结构、第二存储器结构、在第一存储器结构与第二存储器结构之间的第一位线以及在第一存储器单元与第二存储器单元之间的第二位线。第一存储器结构可以包括在第一基底上并且在与第一基底的上表面垂直的第一方向上延伸的第一沟道、在第一沟道的外侧壁上的第一电荷存储结构、在第一沟道的内侧壁上的第二电荷存储结构、在第一基底上沿第一方向彼此分隔开的第一栅电极以及在第二电荷存储结构的内侧壁上的第二栅电极，每个第一栅电极围绕第一电荷存储结构。第二存储器结构可以包括在第一存储器结构上的导体、在导体上的第二沟道、在第二沟道的外侧壁上的第三电荷存储结构、在第二沟
道的内侧壁上的第四电荷存储结构、在导体上沿第一方向彼此分隔开的第三栅电极以及在第四电荷存储结构的内侧壁上的第四栅电极，第二沟道在第一方向上延伸，每个第三栅电极围绕第三电荷存储结构。第一位线可以电连接到第一沟道。第二位线可以电连接到第二栅电极。
[0008]实施例还涉及一种对包括单元串的垂直非易失性存储器装置进行编程的方法。每个单元串可以具有串联设置在位线与共源极线(CSL)之间的串选择晶体管(SST)、存储器单元和地选择晶体管(GST)，每个存储器单元可以包括前栅和沟道，并且包括在每个单元串中的存储器单元还可以共同地包括后栅。在该方法中，电源电压和0V可以分别施加到被分别电连接到禁止串和编程串的第一位线和第二位线。通过电压可以施加到被选择的字线和未选择的字线中的每者。0V可以施加到共同包括在编程串的存储器单元中的第一后栅。0V可以施加到未选择的字线，而选择的字线处于通过电压。编程电压可以施加到第一后栅。
附图说明
[0009]通过参照附图详细地描述示例实施例，特征对于本领域普通技术人员将变得明显。
[0010]图1至图4是示出根据示例实施例的垂直非易失性存储器装置的平面图和剖视图。
[0011]图5至图18是示出根据示例实施例的制造垂直非易失性存储器装置的方法的平面图和剖视图。
[0012]图19是示出根据示例实施例的垂直非易失性存储器装置的剖视图。
[0013]图20是示出根据示例实施例的垂直非易失性存储器装置的剖视图。
[0014]图21至图23是示出根据示例实施例的制造垂直非易失性存储器装置的方法的剖视图。
[0015]图24至图26是示出根据示例实施例的垂直非易失性存储器装置的剖视图。
[0016]图27至图32是等效电路图、时序图和能带图。
具体实施方式
[0017]这里，与基底的上表面基本垂直的方向可以被定义为第一方向，与基底的上表面基本平行并且彼此交叉的两个方向可以分别被定义为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以基本彼此垂直。
[0018]图1至图4是示出根据示例实施例的垂直非易失性存储器装置的平面图和剖视图。具体地，图1和图2是平面图，图2是图1的区域X的放大图。图3是沿图1的线A-A'截取的剖视图。图4是沿图1的线B-B'截取的剖视图。
[0019]参照图1至图4，根据本示例实施例的垂直非易失性存储器装置可以包括第一基底100。第一基底100可以在其上具有柱结构700、栅电极结构、导电垫320、第一接触插塞450和第二接触插塞460以及第一位线480和第二位线490。垂直非易失性存储器装置还可以包括沟道连接图案380、支撑层150、支撑图案(未示出)、绝缘图案165、划分结构435、划分层330、第三阻挡层400、以及第一绝缘中间层至第五绝缘中间层180、310、340、440和470。
[0020]第一基底100可以包括硅、锗、硅-锗或诸如GaP、GaAs、GaSb等的III-V族化合物。在示例实施例中，第一基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
[0021]柱结构700可以形成在沟道孔190中，沟道孔190延伸穿过模件，该模件具有在第一基底100上沿第一方向与绝缘图案165交替地堆叠的栅电极412、414和416。沟道孔190可以向上延伸穿过在模件上的第一绝缘中间层180并且向下延伸以暴露第一基底100的上表面。柱结构700可以因此在第一方向上延伸。参照图2中包含第二方向和第三方向的平面中的平面图，根据沟道孔190的形状，沟道孔190以及因此柱结构700可以在平面图中具有例如圆形形状。
[0022]柱结构700可以包括沟道240、覆盖沟道240的外侧壁的第一电荷存储结构230、在沟道240的内侧壁上的第二电荷存储结构280、在第二电荷存储结构280的内侧壁上的第四阻挡层290以及在第一方向上延伸的第四栅电极300。第四栅电极300的侧壁和底表面可以被第四阻挡层290覆盖。
[0023]沟道240可以在第一方向上延伸并且可以具有杯状形状，例如，具有连续地连接到底部部分的侧壁的杯状形状。沟道240可以包括例如未掺杂的单晶硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直非易失性存储器装置，所述垂直非易失性存储器装置包括：沟道，位于基底上，沟道在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。2.根据权利要求1所述的垂直非易失性存储器装置，其中：第一电荷存储结构包括从沟道的外侧壁顺序地堆叠的第一隧道绝缘层、第一电荷存储层和第一阻挡层，并且第二电荷存储结构包括从沟道的内侧壁顺序地堆叠的第二隧道绝缘层、第二电荷存储层和第二阻挡层。3.根据权利要求2所述的垂直非易失性存储器装置，其中，第一隧道绝缘层和第二隧道绝缘层中的每个包括氧化硅，第一电荷存储层和第二电荷存储层中的每个包括氮化硅，并且第一阻挡层和第二阻挡层中的每个包括氧化硅。4.根据权利要求2所述的垂直非易失性存储器装置，所述垂直非易失性存储器装置还包括位于每个第一栅电极与第一电荷存储结构之间的第三阻挡层，第三阻挡层包括金属氧化物。5.根据权利要求2所述的垂直非易失性存储器装置，其中：第二栅电极包括金属，并且第三阻挡层设置在第二栅电极与第二电荷存储结构之间，第三阻挡层包括金属氧化物。6.根据权利要求2所述的垂直非易失性存储器装置，其中：第二栅电极包括掺杂有杂质的多晶硅，并且第二栅电极直接接触第二电荷存储结构。7.根据权利要求1所述的垂直非易失性存储器装置，所述垂直非易失性存储器装置还包括接触沟道的上表面的导电垫。8.根据权利要求7所述的垂直非易失性存储器装置，其中，导电垫在平面图中具有环形形状。9.根据权利要求8所述的垂直非易失性存储器装置，其中，导电垫在平面图中具有包括椭圆形外轮廓和圆形内轮廓的环形形状。10.根据权利要求8所述的垂直非易失性存储器装置，其中，导电垫在平面图中具有包括矩形外轮廓和圆形内轮廓的环形形状。11.根据权利要求7所述的垂直非易失性存储器装置，其中，导电垫不接触第二栅电极。12.根据权利要求11所述的垂直非易失性存储器装置，所述垂直非易失性存储器装置还包括：第一位线，电连接到导电垫；以及第二位线，电连接到第二栅电极。13.根据权利要求12所述的垂直非易失性存储器装置，所述垂直非易失性存储器装置
还包括：第一接触插塞，接触导电垫的上表面和第一位线的底表面；以及第二接触插塞，接触第二栅电极的上表面和第二位线的底表面。14.根据权利要求12所述的垂直非易失性存储器装置，其中：多条第一位线和多条第二位线形成为在与基底的上表面平行的第二方向上彼此分隔开，并且所述多条第一位线中的两条第一位线在第二方向上设置在所述多条第二位线中的相邻第二位线...

【专利技术属性】
技术研发人员：孙荣晥，李昇原，姜书求，林周永，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：