【技术实现步骤摘要】
用于去激活半导体装置中的延迟锁定环更新的设备及方法
[0001]本专利技术涉及半导体装置。
技术介绍
[0002]半导体存储器装置，例如DRAM(动态随机存取存储器)，包含各自具有安置在字线与位线之间的交叉点处的存储器单元的存储器单元阵列。所述存储器装置还包含延迟锁定环(DLL)以调整外部时钟信号与内部锁相时钟信号之间的锁相电平，使得输入/输出(I/O)驱动器接收与外部时钟信号一起到达的数据。
[0003]存储器装置中的各种状况，例如温度、电力供应器中的电压、传播延迟等，可能致使DLL更新电路中的锁相电平变动。例如，可将共同电压供应提供到存储器装置中的存储器单元阵列中的每一者。当发生存储器单元阵列的激活时，对存储器单元阵列的相关联操作可能不利地影响存储器装置的状况，且因此致使DLL更新电路可变地改变锁相电平。然而，存储器装置的某些状况变化可能是显著的以致使DLL更新电路比正常情况更困难地工作。例如，当发生对存储器单元阵列的刷新操作时，共同电力供应器可能由于与存储器刷新操作相关联的显著负载变化而变化。例如，在存储器刷新...
【技术保护点】
【技术特征摘要】
1.一种设备，其包括：多个存储器单元阵列，每一存储器单元阵列经耦合到输入/输出I/O驱动器电路；延迟锁定环DLL更新电路，其经配置以将内部时钟提供到所述I/O驱动器电路；及DLL控制电路，其经耦合到所述DLL更新电路且经配置以响应于一或多个存储器单元阵列的激活而去激活所述DLL更新电路。2.根据权利要求1所述的设备，其中所述DLL控制电路经配置以提供更新触发信号且经配置以：响应于所述更新触发信号的第一脉冲而激活所述DLL更新电路；且在所述DLL更新电路的所述激活之后响应于所述一或多个存储器单元阵列的所述激活而去激活所述DLL更新电路。3.根据权利要求2所述的设备，其中所述DLL控制电路进一步经配置以当去激活所述DLL更新电路时，响应于在所述第一脉冲之后的所述更新触发信号的第二脉冲而激活所述DLL更新电路。4.根据权利要求3所述的设备，其中所述DLL控制电路进一步经配置以当去激活所述DLL更新电路时，在所述一或多个存储器单元阵列的所述激活之后且在所述更新触发信号的所述第二脉冲到达之前响应于所述一或多个存储器单元阵列的去激活而激活所述DLL更新电路。5.根据权利要求4所述的设备，其中所述DLL控制电路经配置以去激活所述DLL更新电路以进行所述一或多个存储器单元阵列的刷新操作。6.根据权利要求2所述的设备，其中所述DLL控制电路包括经配置以提供具有第一边缘及第二边缘的脉冲的更新定序器电路，其中所述更新定序器电路经配置以响应于所述更新触发信号中的所述第一脉冲而提供所述第一边缘，且响应于所述一或多个存储器单元阵列的所述激活而提供所述第二边缘。7.根据权利要求4所述的设备，其中所述DLL控制电路包括：触发电路，其经配置以响应于所述更新触发信号中的所述第一脉冲而提供第一内部更新触发及在所述第一内部更新触发之后的第二内部更新触发，其中响应于所述一或多个存储器单元阵列的所述去激活而提供所述第二内部更新触发；及定序器电路，其经耦合到所述触发电路及所述DLL更新电路且经配置以：响应于所述第一内部更新触发而激活所述DLL更新电路；且在所述DLL更新电路的所述激活之后，响应于所述第二内部更新触发而重新激活所述DLL更新电路。8.一种设备，其包括：触发电路，其经配置以至少响应于延迟锁定环DLL更新触发或刷新命令变为无效而提供内部更新触发；及DLL控制电路，其经耦合到所述触发电路且经配置以：响应于由所述触发电路提供的所述内部更新触发而激活DLL更新电路；且响应于所述刷新命令变为有效而去激活所述DLL更新电路。9.根据权利要求8所述的设备，其中所述触发电路包括：置位电路，其经配置以响应于所述刷新命令变为有效而提供置位信号；
复位电路，其经配置以响应于所述刷新命令在变为有效之后变为无效而提供复位信号；锁存电路，其经耦合到所述置位电路及所述复位电路且经配置以基于所述置位信号及所述复位信号提供第一脉冲；及脉冲生成器，其经耦合到所述锁存电路以接收所述第一脉冲且基于所述第一脉冲提供第二脉冲。10....
【专利技术属性】
技术研发人员：宫野和孝，佐藤康夫，万江见次，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。