兼容IP电路性能仿真的电压降分析方法、装置及电子设备制造方法及图纸

本发明专利技术的实施例公开了一种兼容IP电路性能仿真的电压降分析方法、装置及电子设备，涉及集成电路技术领域，用于指导电路设计优化，降低电压降对电路性能的影响。所述兼容IP电路性能仿真的电压降分析方法中，IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，所述电压降分析方法包括：从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；在所述电路仿真完成后，获取电压降结果文件。本发明专利技术适用于需要进行电压降分析的场合。的场合。的场合。

【技术实现步骤摘要】
兼容IP电路性能仿真的电压降分析方法、装置及电子设备


[0001]本专利技术涉及集成电路
，尤其涉及一种兼容IP电路性能仿真的电压降分析方法、装置、电子设备及存储介质。

技术介绍

[0002]芯片中的电源线是金属连线，它是有电阻的，当电流流过电阻时，会产生电压降，也就是所谓的IR drop。如果IR drop过大，那就意味着芯片的电源网络不够强壮，真正施加在MOS管上的电源电压会远小于理想电压值，这样会对芯片的性能带来很大影响，所以现在都要对芯片做IR drop分析，优化芯片的电源网络设计。
[0003]众所周知，电路在设计过程中要做各种性能仿真，比如时序分析(performance)、功耗分析(power)、面积评估(area，该前三者统称PPA分析)、信号完整性(signal integrity，SI)验证、模拟电路的对称性设计、时钟抖动(clock jitter)验证等等，而一般的EDA(Electronics Design Automation，电子设计自动化)工具是将IR drop分析与电路的性能仿真分开来做，这样无法直接得到IR drop对电路的各项性能有多大影响。
[0004]具体来说，目前业界常用totem工具来分析IP电路(用在芯片上的具有某些特定功能的电路)的IR drop，虽然用totem做IR drop分析比较准确，可以作为IR drop的签核标准，但是由于totem工具和常用的电路仿真工具不是同一家EDA公司提供的，所以在电路的设计过程中，IR drop分析和电路仿真要分开来做，增加了设计流程的负担，而且无法直接得到IR drop对电路的各项性能有多大影响。另外，要使用totem，在工具设置上比较繁琐，通常都是在电路的版图(layout)已经完成后，才会用totem做一次IR drop分析，这时候如果IR drop结果不符合要求，再返回去修改版图，就需要较长的时间。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种兼容IP电路性能仿真的电压降分析方法、装置、电子设备及存储介质，能够将电路的性能仿真和IR drop分析结合在一起，从而指导电路设计优化，降低IR drop对电路性能的影响。
[0006]第一方面，本专利技术实施例提供一种兼容IP电路性能仿真的电压降分析方法，所述IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，所述电压降分析方法包括：
[0007]从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；
[0008]修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；
[0009]在所述电路仿真完成后，获取电压降结果文件。
[0010]结合第一方面，在第一方面的一种实施方式中，所述修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量，包括：
[0011]若查找到的MOS管的源端或漏端连接的是地线，则增加对该源端或漏端在仿真时间内最大电压的测量；
[0012]若查找到的MOS管的源端或漏端连接的是电源线，则增加对该源端或漏端在仿真时间内最小电压的测量。
[0013]结合第一方面，在第一方面的另一种实施方式中，所述在所述电路仿真完成后，获取电压降结果文件，包括：
[0014]若存在电压降不满足要求的MOS管，则在版图上定位这些MOS管，并修改版图。
[0015]结合第一方面，在第一方面的再一种实施方式中，所述在版图上定位这些MOS管，包括：
[0016]利用电路网表和版图文件做版图和逻辑图验证，得到MOS管在版图上的坐标。
[0017]结合第一方面，在第一方面的又一种实施方式中，所述IP电路性能仿真为时序分析、功耗分析或信号完整性分析。
[0018]第二方面，本专利技术实施例提供一种兼容IP电路性能仿真的电压降分析装置，所述IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，所述电压降分析装置包括：
[0019]查找模块，用于从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；
[0020]修改模块，用于修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；
[0021]获取模块，用于在所述电路仿真完成后，获取电压降结果文件。
[0022]结合第二方面，在第二方面的一种实施方式中，所述修改模块，还用于若查找到的MOS管的源端或漏端连接的是地线，则增加对该源端或漏端在仿真时间内最大电压的测量；若查找到的MOS管的源端或漏端连接的是电源线，则增加对该源端或漏端在仿真时间内最小电压的测量。
[0023]结合第二方面，在第二方面的另一种实施方式中，所述获取模块，还用于若存在电压降不满足要求的MOS管，则在版图上定位这些MOS管，并修改版图。
[0024]结合第二方面，在第二方面的再一种实施方式中，所述获取模块，还用于利用电路网表和版图文件做版图和逻辑图验证，得到MOS管在版图上的坐标。
[0025]结合第二方面，在第二方面的又一种实施方式中，所述IP电路性能仿真为时序分析、功耗分析或信号完整性分析。
[0026]第三方面，本专利技术实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一所述的方法。
[0027]第四方面，本专利技术实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一所述的方法。
[0028]本专利技术实施例提供的一种兼容IP电路性能仿真的电压降分析方法、装置、电子设备及存储介质，能够将电路的性能仿真和电压降分析结合在一起，不用分开来做，这样可以在电路性能仿真的同时得到电压降结果，同时得到电压降对电路的性能有多大影响，从而指导电路设计优化，降低电压降对电路性能的影响，并且简化电路的设计流程。
附图说明
[0029]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0030]图1为本专利技术的兼容IP电路性能仿真的电压降分析方法一个实施例的流程示意图；
[0031]图2为图1所示方法实施例中IP电路的一种结构示意图；
[0032]图3为本专利技术的兼容IP电路性能仿真的电压降分析装置一个实施例的结构示意图；
[0033]图4为本专利技术的电子设备一个实施例的结构示意图。
具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种兼容IP电路性能仿真的电压降分析方法，所述IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，其特征在于，所述电压降分析方法，包括：从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；在所述电路仿真完成后，获取电压降结果文件。2.根据权利要求1所述的电压降分析方法，其特征在于，所述修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量，包括：若查找到的MOS管的源端或漏端连接的是地线，则增加对该源端或漏端在仿真时间内最大电压的测量；若查找到的MOS管的源端或漏端连接的是电源线，则增加对该源端或漏端在仿真时间内最小电压的测量。3.根据权利要求1所述的电压降分析方法，其特征在于，所述在所述电路仿真完成后，获取电压降结果文件，包括：若存在电压降不满足要求的MOS管，则在版图上定位这些MOS管，并修改版图。4.根据权利要求3所述的电压降分析方法，其特征在于，所述在版图上定位这些MOS管，包括：利用电路网表和版图文件做版图和逻辑图验证，得到MOS管在版图上的坐标。5.根据权利要求1-4中任一所述的电压降分析方法，其特征在于，所述IP电路性能仿真为时序分析、功耗分析或信号完整性分析。6.一种兼容IP电路性能仿真的电压降分析装置，所述IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，其特征在于，所述电压降分析装置，包括：查找模块，用于从所述电路网表中查找源端或漏端与电源线或地线相连的MOS...

【专利技术属性】
技术研发人员：赵慧，黄瑞锋，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：