多芯片叠片的贴片二极管制造技术

本实用新型专利技术提供一种多芯片叠片的贴片二极管，其包括胶体、上引脚、下引脚、叠片芯片结构和第二焊料，胶体用于封装保护，上引脚一端伸入胶体内，另一端弯折连接在胶体下表面，下引脚一端伸入胶体内，且位于上引脚下方，另一端位于远离上引脚一侧弯折连接在胶体下表面，叠片芯片结构设置在胶体内部，连接在上引脚和下引脚之间，包括芯片和第一焊料，第一焊料连接在多个芯片之间，第二焊料连接在叠片芯片结构上下两端，用于叠片芯片结构与上引脚和下引脚连接。本实用新型专利技术的多芯片叠片的贴片二极管通过设置上引脚的上连接部加长，下引脚的凸台加大，可以利用成熟的点胶固晶自动机台来实现产品快速封装，从而使得产品的生产效率高，质量稳定。量稳定。量稳定。

【技术实现步骤摘要】
多芯片叠片的贴片二极管


[0001]本技术涉及贴片二极管领域，特别涉及一种多芯片叠片的贴片二极管。

技术介绍

[0002]瞬态抑制二极管(Transient Voltage Suppressor，TVS)作为有效的防护器件，使瞬态干扰得到了有效抑制。TVS是利用硅半导体材料制成的特殊功能的二极管，当TVS管两端经受瞬间的高能量冲击时，它能迅速开启，同时吸收浪涌电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面精密的电子元器件免受瞬态高能量的冲击而损坏。现有的多芯片叠片的贴片二极管生产效率低，产品质量难以得到保证，故需要提供一种多芯片叠片的贴片二极管来解决上述技术问题。

技术实现思路

[0003]本技术提供一种多芯片叠片的贴片二极管，以解决现有技术中的多芯片叠片的贴片二极管生产效率低，产品质量难以得到保证，以及各个部件的分布不够合理的问题。
[0004]为解决上述技术问题，本技术的技术方案为：一种多芯片叠片的贴片二极管，其包括：
[0005]胶体，用于封装保护；
[0006]上引脚，一端伸入所述胶体内，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片叠片的贴片二极管，其特征在于，包括：胶体，用于封装保护；上引脚，一端伸入所述胶体内，另一端弯折连接在胶体下表面；下引脚，一端伸入所述胶体内，且位于所述上引脚下方，另一端位于远离上引脚一侧弯折连接在胶体下表面；叠片芯片结构，设置在所述胶体内部，连接在所述上引脚和下引脚之间，包括芯片和第一焊料，所述第一焊料连接在多个所述芯片之间；第二焊料，连接在所述叠片芯片结构上下两端，用于叠片芯片结构与所述上引脚和下引脚连接。2.根据权利要求1所述的多芯片叠片的贴片二极管，其特征在于，所述上引脚包括压板、上连接部和上弯折部，所述压板连接在所述叠片芯片结构上方，所述上连接部连接压板和所述上弯折部，上弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面；所述下引脚包括支板、下连接部和下弯折部，所述支板连接在所述叠片芯片结构下方，所述下连接部连接支板和所述下弯折部，下弯折部一端连接在所述胶体内，一端弯折连接在胶体下表面。3.根据权利要求2所述的多芯片叠片的贴片二极管，其特征在于，所述上连接部沿所述上弯折部伸入胶体部分末端向上弯折，所述下连接部沿所述下弯折部伸入胶体部分末端向下弯折，上连接部的长度比下连接部的长度长。4.根据权利要求1所述的多芯片叠片的贴片二极管，其特征在于，所述胶体下方中部凸出设置有隔离块，所述隔离块凸出的高度比所述上引脚的厚度小，隔离块凸出的高度比所述下引脚的厚度小...

【专利技术属性】
技术研发人员：陈盛隆，叶敏，
申请(专利权)人：派克微电子深圳有限公司，
类型：新型
国别省市：