一种稳压器制造技术

本实用新型专利技术公开了一种稳压器，属于电子领域。本实用新型专利技术的稳压器包括偏置电路、稳压电路和输出电路；稳压器能够在电源电压超过芯片预设稳定电压时，稳压器开始工作并实现稳压功能；当内部主供电电源正常工作时，该稳压器可辅助主供电电源输出电流，当片内主供电电源异常时，该稳压器提供稳定的电压以维持芯片内部数据不丢失。稳压器可在芯片内部主供电电源未开启的情况下为某些电路提供连续稳定的电压，避免芯片因内部主供电电源异常掉电或启动前数据丢失的情况。数据丢失的情况。数据丢失的情况。

【技术实现步骤摘要】
一种稳压器


[0001]本技术涉及电子领域，尤其涉及一种亚微安级的稳压器。

技术介绍

[0002]目前大多数电源管理芯片中通常采用低压差线性稳压器(low dropoutregulator，简称LDO)进行稳压，传统的低压差线性稳压器如图1所示，一般由输出端VOUT经分压电阻反馈回放大器输入端完成闭环控制，这种LDO 通常需要消耗比较大的功耗(例如：5uA以上)。然而，在某些需求低功耗的应用场景中(例如：电子设备处于待机状态)虽然不需要LDO持续工作，但为了防止某些模块因掉电丢失数据，仍然需要一个超低功耗稳压模块为其持续供电。现有的低压差线性稳压器无法满足上述场景的需求。

技术实现思路

[0003]针对上述问题，现提供一种旨在功耗下，且可在芯片内部主供电电源未开启的情况下为某些电路提供连续稳定的电压的稳压器。
[0004]本技术提供了一种稳压器，包括：
[0005]偏置电路，包括一个第一输出端和一个第二输出端，用于将输入电压转换为第一偏置电压信号和第二偏置电压信号；
[0006]稳压电路，包括第一输入端、第二输入端和第三输出端，所述第一输入端连接所述第一输出端，所述第二输入端连接所述第二输出端，所述稳压电路用于根据所述输入电压、所述第一偏置电压信号和所述第二偏置电压信号输出第一电压信号；
[0007]输出电路，包括第三输入端、第四输入端和第四输出端，所述第三输入端连接所述第三输出端，所述第四输入端连接所述第二输出端，所述输出电路用于根据所述输入电压、所述第一电压信号和所述第二偏置电压信号生成第二电压信号，并输出所述第二电压信号。
[0008]优选的，所述偏置电路还包括：
[0009]第一PMOS管，所述第一PMOS管的源极与电源端连接，所述第一PMOS 管的栅极与所述第一PMOS管的漏极连接；
[0010]第二PMOS管，所述第二PMOS管的源极与所述第一PMOS管的源极和所述电源端连接，所述第二PMOS管的栅极与所述第一PMOS管的栅极和所述第一PMOS管的漏极；
[0011]第一NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的栅极、所述第一PMOS管的漏极和所述第二PMOS管的栅极连接共同形成所述偏置电路的第一输出端；
[0012]第二NMOS管，所述第二NMOS管的源极接地，所述第二NMOS管的栅极与所述第二NMOS管的漏极、所述第一NMOS管的栅极和第二PMOS管的漏极连接共同形成所述偏置电路的第二输出端；
[0013]第一电阻，所述第一电阻的一端与所述第一NMOS管的源极连接，所述第一电阻的另一端与所述第二NMOS管的源极连接接地。
[0014]优选的，所述稳压电路还包括：
[0015]第三PMOS管，所述第三PMOS管的栅极形成所述稳压电路的第一输入端，所述第三PMOS管的源极与电源端连接；
[0016]第三NMOS管，所述第三PMOS管的漏极与所述第三PMOS管的漏极连接，所述第三PMOS管的源极接地；
[0017]第四NMOS管，所述第四NMOS管的栅极形成所述稳压电路的第二输入端，所述第四NMOS管的源极接地；
[0018]第六NMOS管，所述第六NMOS管的栅极与所述第三PMOS管的漏极和所述第三NMOS管的漏极连接，所述第六NMOS管的漏极与所述第三PMOS 管的源极连接；
[0019]第二电阻，所述第二电阻的一端连接所述第三NMOS管的栅极和所述第四NMOS管的漏极，所述第二电阻的另一端与所述第六NMOS管的源极连接共同形成所述稳压电路的第三输出端。
[0020]优选的，所述输出电路还包括：
[0021]第五NMOS管，所述第五NMOS管的栅极形成所述输出电路的第四输入端，所述第五NMOS管的源极接地；
[0022]第七NMOS管，所述第七NMOS管的栅极形成所述输出电路的第三输入端，所述第七NMOS管的漏极与电源端连接，所述第七NMOS管的源极与所述第五NMOS管的漏极连接共同形成所述输出电路的第四输出端。
[0023]上述技术方案的有益效果：
[0024]本技术方案中，本技术的稳压器包括偏置电路、稳压电路和输出电路；稳压器能够在电源电压超过芯片预设稳定电压时，稳压器开始工作并实现稳压功能；当内部主供电电源正常工作时，该稳压器可辅助主供电电源输出电流，当片内主供电电源异常时，该稳压器提供稳定的电压以维持芯片内部数据不丢失。稳压器可在芯片内部主供电电源未开启的情况下为某些电路提供连续稳定的电压，避免芯片因内部主供电电源异常掉电或启动前数据丢失的情况。
附图说明
[0025]图1为现有的低压差线性稳压器电路图；
[0026]图2为本技术所述偏置电路的一种实施例的电路图；
[0027]图3为本技术所述稳压电路的一种实施例的电路图；
[0028]图4为办技术所述的稳压器的一种实施例的电路图。
具体实施方式
[0029]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0030]需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
[0031]下面结合附图和具体实施例对本技术作进一步说明，但不作为本技术的限定。
[0032]如图2至图4所示，本技术提供了一种稳压器，包括：偏置电路1、稳压电路2和输出电路3；其中，
[0033]偏置电路1，包括一个第一输出端VB1和一个第二输出端VB2，用于将输入电压转换为第一偏置电压信号和第二偏置电压信号；
[0034]进一步地，如图2和图4所示所述偏置电路1还可包括：第一PMOS管 MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第一电阻R1；
[0035]第一PMOS管MP1，所述第一PMOS管MP1的源极与电源端VCC连接，所述第一PMOS管MP1的栅极与所述第一PMOS管MP1的漏极连接；
[0036]第二PMOS管MP2，所述第二PMOS管MP2的源极与所述第一PMOS 管MP1的源极和所述电源端VCC连接，所述第二PMOS管MP2的栅极与所述第一PMOS管MP1的栅极和所述第一PMOS管MP1的漏极；
[0037]第一NMOS管MN1，所述第一NMOS管MN1的漏极与所述第一PMOS 管MP1的栅极、所述第一PMOS管MP1的漏极和所述第二PMOS管MP2的栅极连接共同形成所述偏置电路1的第一输出端VB1；
[0038]第二NMOS管MN2，所述第二NMOS管MN2的源极接地，所述第二 NMOS管MN2的栅极与所述第二NMOS管MN2的漏极、所述第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种稳压器，其特征在于，包括：偏置电路，包括一个第一输出端和一个第二输出端，用于将输入电压转换为第一偏置电压信号和第二偏置电压信号；稳压电路，包括第一输入端、第二输入端和第三输出端，所述第一输入端连接所述第一输出端，所述第二输入端连接所述第二输出端，所述稳压电路用于根据所述输入电压、所述第一偏置电压信号和所述第二偏置电压信号输出第一电压信号；输出电路，包括第三输入端、第四输入端和第四输出端，所述第三输入端连接所述第三输出端，所述第四输入端连接所述第二输出端，所述输出电路用于根据所述输入电压、所述第一电压信号和所述第二偏置电压信号生成第二电压信号，并输出所述第二电压信号。2.根据权利要求1所述的稳压器，其特征在于，所述偏置电路还包括：第一PMOS管，所述第一PMOS管的源极与电源端连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；第二PMOS管，所述第二PMOS管的源极与所述第一PMOS管的源极和所述电源端连接，所述第二PMOS管的栅极与所述第一PMOS管的栅极和所述第一PMOS管的漏极；第一NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的栅极、所述第一PMOS管的漏极和所述第二PMOS管的栅极连接共同形成所述偏置电路的第一输出端；第二NMOS管，所述第二NMOS管的源极接地，所述第二NMOS管的栅极与所述第二NMOS管的漏极、所述第一NMOS管的栅极和第二PMOS管的漏极连接...

【专利技术属性】
技术研发人员：杨从朔，尹喜珍，
申请(专利权)人：上海芯跳科技有限公司，
类型：新型
国别省市：