通用串行总线2.0高速驱动器输出幅度自动校准系统技术方案

本发明专利技术涉及一种通用串行总线2.0高速驱动器输出幅度自动校准系统，包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。接近所述参考电压端的电压值。接近所述参考电压端的电压值。

【技术实现步骤摘要】
通用串行总线2.0高速驱动器输出幅度自动校准系统


[0001]本专利技术涉及驱动器领域，尤其涉及一种通用串行总线2.0高速驱动器输出幅度自动校准系统。

技术介绍

[0002]现有的驱动器结构由于受工艺、温度和电压等因素的影响，其输出幅度变化较大，如果高速驱动器采用源串联终端结构，其输出幅度受电源影响的偏差为正负百分之十，另外加上温度和工艺失配等影响因素，其输出幅度的偏差甚至会达到正负百分之二十，由于通用串行总线2.0通讯协议对高速驱动器的输出幅度有严格的要求，具体为360mv到440mv之间，因此现有的结构无法满足要求，然而，此要求是通用串行总线2.0通讯协议必须要通过的测试项目，若不进行输出幅度的校准，则无法通过测试。
[0003]因此，有必要提供一种能够对通用串行总线2.0高速驱动器输出幅度进行自动校准的系统。

技术实现思路

[0004]本专利技术提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统，其主要目的在于自动校准高速驱动器的输出幅度，以满足通讯协议要求。
[0005]为实现上述目的，本专利技术提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统，包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。
[0006]可选地，所述系统输出端分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。
[0007]可选地，所述检测判决电路包括开关信号输入端、第一参考电压输入端、第二参考电压输入端、第一开关信号控制端及第二开关信号控制端；所述开关信号输入端、所述系统输出端、所述第一参考电压输入端及所述第二参考电压输入端为所述检测判决电路的输入；所述第一开关信号控制端及所述第二开关信号控制端为所述检测判决电路的输出，当所述开关信号输入端为低电平时，所述检测判决电路处于关闭状态，当所述开关信号输入端为高电平时，所述检测判决电路被启动。
[0008]可选地，当所述系统输出端的输出幅度低于所述第二参考电压输入端的电压时，所述第一开关信号控制端为高电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第二参考电压输入端的电压且低于所述第一参考电压输入端的电
压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为高电平。
[0009]可选地，所述校准电路与所述检测判决电路的所述开关信号输入端相连，所述校准电路包括数字总线信号端；所述开关信号输入端、所述系统输出端及所述参考电压端为所述校准电路的输入，所述数字总线信号端为所述校准电路的输出，所述开关信号输入端为所述校准电路的开关信号；当所述开关信号输入端为低电平时，所述校准电路处于关闭状态，当所述开关信号输入端为高电平时，所述校准电路被启动。
[0010]可选地，当所述开关信号输入端为高电平时，所述校准电路开始校准，将所述系统输出端的电压和所述参考电压端的电压进行比较，将比较结果转换为数字信号，输出至所述数字总线信号端。
[0011]可选地，所述高速驱动电路包括数据输入端，所述数据输入端与所述幅度补偿电路相连；所述数据输入端为所述高速驱动电路的输入，所述系统输出端为所述高速驱动电路的输出，所述高速驱动电路为高速驱动器，负责将所述数据输入端的数据驱动到所述系统输出端。
[0012]可选地，所述幅度补偿电路包括参考电流端，所述幅度补偿电路与所述检测判决电路的第一开关信号控制端及第二开关信号控制端相连，所述幅度补偿电路还与所述校准电路的数字总线信号端相连；所述第一开关信号控制端、所述第二开关信号控制端、所述参考电流端、所述数字总线信号端及所述数据输入端为所述幅度补偿电路的输入，所述系统输出端为所述幅度补偿电路的输出，所述第一开关信号控制端及所述第二开关信号控制端为所述幅度补偿电路的开关信号。
[0013]可选地，当所述第一开关信号控制端及所述第二开关信号控制端均为低电平时，所述幅度补偿电路处于关闭状态，当所述第一开关信号控制端及所述第二开关信号控制端之一为高电平时，所述幅度补偿电路被开启。
[0014]可选地，所述负载电路包括45ohm的到地电阻。
[0015]本专利技术提供的通用串行总线2.0高速驱动器输出幅度自动校准系统可以实现通用串行总线2.0在通讯过程中自动校准其高速驱动器输出幅度，以满足通讯协议要求，提供了一种稳定可行的幅度校准方法，可以保证在任何通讯场景中均能满足协议要求，不随驱动器电源、工艺和温度的变化。
附图说明
[0016]图1为本专利技术一实施例提供的通用串行总线2.0高速驱动器输出幅度自动校准系统的系统架构图。
[0017]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0018]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0019]现在参考附图描述本专利技术的实施例，附图中类似的元件标号代表类似的元件。
[0020]本专利技术提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统。参照图1所
示，为本专利技术一实施例提供的通用串行总线2.0高速驱动器输出幅度自动校准系统的系统架构图。
[0021]如图1所示，本专利技术通用串行总线2.0高速驱动器输出幅度自动校准系统包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端Vref、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端Vtx，所述检测判决电路通过检测所述系统输出端 Vtx的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端Vref与所述系统输出端Vtx的输出幅度，调整所述系统输出端Vtx的电流值，以使所述系统输出端Vtx的电压值接近所述参考电压端Vref的电压值。
[0022]所述系统输出端Vtx分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。
[0023]所述检测判决电路包括开关信号输入端start、第一参考电压输入端Vrup、第二参考电压输入端Vrdn、第一开关信号控制端Pben及第二开关信号控制端 Nben。其中，所述开关信号输入端start、所述系统输出端Vtx、所述第一参考电压输入端Vrup及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于：所述通用串行总线2.0高速驱动器输出幅度自动校准系统包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。2.如权利要求1所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述系统输出端分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。3.如权利要求1所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述检测判决电路包括开关信号输入端、第一参考电压输入端、第二参考电压输入端、第一开关信号控制端及第二开关信号控制端；所述开关信号输入端、所述系统输出端、所述第一参考电压输入端及所述第二参考电压输入端为所述检测判决电路的输入；所述第一开关信号控制端及所述第二开关信号控制端为所述检测判决电路的输出，当所述开关信号输入端为低电平时，所述检测判决电路处于关闭状态，当所述开关信号输入端为高电平时，所述检测判决电路被启动。4.如权利要求3所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，当所述系统输出端的输出幅度低于所述第二参考电压输入端的电压时，所述第一开关信号控制端为高电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第二参考电压输入端的电压且低于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为高电平。5.如权利要求4所述的通用串行总线2.0高速驱动器输出幅度自动校...

【专利技术属性】
技术研发人员：范方平，
申请(专利权)人：成都纳能微电子有限公司，
类型：发明
国别省市：