发光二极管驱动装置与发光二极管驱动器制造方法及图纸

本发明专利技术介绍一种具有差分信号接口的发光二极管驱动装置，所述发光二极管驱动装置包括：N级发光二极管驱动器，其中第一级发光二极管驱动器接收第一数据包差分信号及第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，第M级发光二极管驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。1)数据包差分信号及第(M+1)时钟差分信号。1)数据包差分信号及第(M+1)时钟差分信号。

【技术实现步骤摘要】
发光二极管驱动装置与发光二极管驱动器


[0001]本公开涉及一种发光二极管(light-emitting diode，LED)驱动装置。

技术介绍

[0002]在LED显示系统中通常使用级联的LED驱动器传输接口。在级联的LED驱动器传输接口中，由于时钟信号及数据信号是单端信号，因此时钟信号及数据信号的传输速度会因时钟信号及数据信号的电压摆动范围、时钟信号线的寄生电容及环境噪声而受到限制。另外，级联的LED驱动器中的每一LED驱动器中的时钟信号与数据信号之间的偏差(skew)可能导致另一问题且进一步限制数据信号及时钟信号的传输速度。
[0003]近来，随着对高分辨率及更好性能的LED显示系统的需求的增长，需要一种更具创造性的技术对级联的LED驱动器的数据信号与时钟信号进行偏差消除来提高数据信号及时钟信号的传输速度。
[0004]本文中的任何内容均不应被视为承认本公开的任何部分为现有技术中的知识。

技术实现思路

[0005]本专利技术介绍一种LED驱动装置，所述LED驱动装置具有差分信号接口且对级联的LED驱动器的数据信号与时钟信号进行偏差消除。另外，LED驱动装置通过在级联的LED驱动器中不使用先进先出(first-in first-out，FIFO)存储器的情况下依序对级联的LED驱动器进行使能来降低功耗及芯片面积。
[0006]在本公开的实施例中，LED驱动装置包括：控制器，输出第一数据包差分信号及第一时钟差分信号；N级LED驱动器，其中所述N级LED驱动器中的第一级LED驱动器接收所述第一数据包差分信号及所述第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，所述N级LED驱动器中的第M级LED驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。
[0007]在本公开的实施例中，LED驱动器包括：差分输入数据包信号接收器，接收数据包差分信号；差分输入时钟信号接收器，接收时钟差分信号；差分输出数据包信号发射器，输出下一级数据包差分信号；差分输出时钟信号发射器，输出下一级时钟差分信号；以及时序控制电路，根据所述数据包差分信号及所述时钟差分信号控制所述下一级数据包差分信号与所述下一级时钟差分信号的输出时序。
[0008]总而言之，在本公开提供的LED驱动装置中，通过在级联的LED驱动器中不使用FIFO存储器的情况下依序对级联的LED驱动器进行使能，芯片面积及功耗成本会得到降低，且通过使用差分信号接口以及对级联的LED驱动器的数据信号与时钟信号进行偏差消除，数据信号及时钟信号的传输速度会得到提高。
[0009]为使前述内容更容易理解，以下详细阐述随附有图式的若干实施例。
附图说明
[0010]本公开包括附图以提供对本公开的进一步理解，且附图并入本说明书中并构成本说明书的一部分。图式示出本公开的示例性实施例且与说明一同用于阐释本公开的原理。
[0011]图1是根据本公开实施例的发光二极管(LED)驱动装置的示意图。
[0012]图2A至图2C是根据本公开不同实施例的LED驱动装置中的LED驱动器的示意图。
[0013]图3是根据本公开另一实施例的LED驱动装置中的发射器(transmitter，TX)及接收器(receiver，RX)的示意图。
[0014]图4是根据本公开另一实施例的LED驱动装置中的第M级LED驱动器中的TX与第(M+1)级LED驱动器中的RX之间的差分信号传输的示意图。
[0015]图5是根据本公开实施例的LED驱动装置中的LED驱动器的共模电压VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。
[0016]图6是根据本公开另一实施例的LED驱动装置中的LED驱动器的VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。
[0017]图7是根据本公开另一实施例的LED驱动装置的示意图。
[0018]图8是根据本公开实施例的LED驱动装置中的LED驱动器的使能信号DE以及时钟信号SCLK及数据信号DATA的信号流程。
[0019]图9是根据本公开实施例的依序对LED驱动装置中的LED驱动器进行使能的流程图。
[0020]图10是根据本公开实施例的依序对LED驱动装置中的LED驱动器的TX VCM信号进行设定的流程图。
[0021]图11是根据本公开另一实施例的依序对LED驱动装置中的LED驱动器进行使能的流程图。
[0022]图12是根据本公开另一实施例的依序对LED驱动装置中的LED驱动器的TX VCM信号进行设定的流程图。
[0023]图13是根据本公开另一实施例的LED驱动装置中的LED驱动器的示意图。
[0024]图14是根据本公开另一实施例的分频器的示意图。
[0025]符号说明
[0026]100、300：LED驱动装置
[0027]101、101a、101b、101c、101d、101a_1、101a_2、301：LED驱动器
[0028]102：控制器
[0029]103：发光二极管
[0030]201、201a：发射器
[0031]202、202a：接收器
[0032]202b：共模电压检测器
[0033]203：时序控制电路
[0034]1301：分频器
[0035]DATA：数据
[0036]Data：数据
[0037]Data Packet：数据包
[0038]SCLK：时钟信号
[0039]CLK：时钟信号
[0040]DLL：延迟锁定环
[0041]Scan Line：扫描线
[0042]RX：接收器
[0043]TX：发射器
[0044]DFF：寄存器
[0045]Deskew：偏差消除电路
[0046]DI、DO：差分输入、差分输出
[0047]VCM、VCM1、VCM：共模电压
[0048]S901～S903、S1001～S1003、S1101～S1103、S1201～S1202：步骤
[0049]R0、R1：电阻器
[0050]Mp1、Mp2、Mbp1：PMOS晶体管
[0051]Mn1、Mn2、Mbn1、Mbn2a、Mbn2b、Mn3a、Mn3b：NMOS晶体管
[0052]I
b
：电流源
[0053]I
DC
：第一偏置电流
[0054]AV
b1
：第一误差电压信号
[0055]AV
b2
：第二误差电压信号
[0056]VDD：电源电压
[0057]DATA_OUT+、DATA_OUT-：数据包差分信号
[0058]VREF：参考电压电平
[0059]DE：使能信号
[0060]D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管驱动装置，包括：N级发光二极管驱动器，其中所述N级发光二极管驱动器中的第一级发光二极管驱动器接收第一数据包差分信号及第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，所述N级发光二极管驱动器中的第M级发光二极管驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。2.根据权利要求1所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器还包括：差分输入数据包信号接收器，接收所述第M数据包差分信号；差分输入时钟信号接收器，接收所述第M时钟差分信号；差分输出数据包信号发射器，输出所述第(M+1)数据包差分信号；差分输出时钟信号发射器，输出所述第(M+1)时钟差分信号；以及时序控制电路，根据所述第M数据包差分信号及所述第M时钟差分信号控制所述第(M+1)数据包差分信号与所述第(M+1)时钟差分信号的输出时序。3.根据权利要求2所述的发光二极管驱动装置，其中所述时序控制电路包括：偏差消除电路，所述偏差消除电路的输入耦合到所述差分输入数据包信号接收器的输出；延迟锁定环电路，所述延迟锁定环电路的输入耦合到所述差分输入时钟信号接收器的输出及所述差分输出时钟信号发射器的输入；第一寄存器，所述第一寄存器的输入耦合到所述偏差消除电路的输出及所述差分输入时钟信号接收器的所述输出；以及第二寄存器，所述第二寄存器的输入耦合到所述第一寄存器的输出及所述延迟锁定环电路的输出，且所述第二寄存器的输出耦合到所述差分输出数据包信号发射器的输入。4.根据权利要求2所述的发光二极管驱动装置，其中所述差分输入数据包信号接收器包括：电流镜电路，提供第一偏置电流；一对源极耦合晶体管，耦合到所述电流镜电路且接收所述第M数据包差分信号；负载电路，耦合到所述一对源极耦合晶体管；以及共模电压检测器，根据所述第M数据包差分信号的共模电压电平来对所述差分输入数据包信号接收器进行使能。5.根据权利要求4所述的发光二极管驱动装置，其中所述共模电压检测器包括将所述第M数据包差分信号的所述共模电压电平与参考电压电平进行比较的比较器。6.根据权利要求2所述的发光二极管驱动装置，其中所述差分输出数据包信号发射器包括：误差放大器，根据共模电压信号输出第一误差电压信号及第二误差电压信号；偏置电流控制电路，根据所述第一误差电压信号及所述第二误差电压信号提供第二偏置电流；以及差分输入差分输出反相器，耦合到所述偏置电流控制电路及所述误差放大器的输入且输出所述第(M+1)数据包差分信号。7.根据权利要求6所述的发光二极管驱动装置，其中所述第M数据包差分信号与所述第
(M+1)数据包差分信号根据所述共模电压信号而相隔时间间隔，且在所述第M级发光二极管驱动器接收到所述第M数据包差分信号之后的所述时间间隔中所述第M级发光二极管驱动器将所述共模电压信号从第一共模电压电平设定到第二共模电压电平。8.根据权利要求6所述的发光二极管驱动装置，其中所述第M数据包差分信号与所述第(M+1)数据包差分信号根据所述共模电压信号而相隔时间间隔，且在控制器从所述第M级发光二极管驱动器回读所述第M数据包差分信号之后的所述时间间隔中所述第M级发光二极管驱动器将所述共模电压信号从第三共模电压电平设定到第四共模电压电平。9.根据权利要求2所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器在时间间隔中输出使能信号，以在所述第M级发光二极管驱动器接收到所述第M数据包差分信号之后对所述第(M+1)级发光二极管驱动器进行使能。10.根据权利要求2所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器在时间间隔中输出使能信号，以在控制器从所述第M级发光二极管驱动器回读所述第M数据包差分信号之后对所述第(M+1)级发光二极管驱动器进行使能。11.根据权利要求1所述的发光二极管驱动装置，其中所述第M数据包差分信号的频率是所述第M时钟差分信号的频率的K倍，且K是实数。12.根据权利要求1所述的发光二极管驱动装置，其中所述第一级发光二极管驱动器的数据输出端子耦接第二级发光二极管驱动器的数据输入端子，所述第一级发光二极管驱动器的时钟输入端子耦接所述第二级发光二极管驱动器的时钟输入端子，所述第一级发光二极管驱动器接收所述第一数据包差分信号及所述第一时钟差分信号，所述第二级发光二极管驱动器输出第三数据包差分信号及第三时钟差分信号。13.根据权利要求1所述的发光二极管驱动装置，其中所述第一级发光二极管驱动器的数据输入端子耦接第二级发光二极管驱动器的数据输入端子，所述第一级发光二极管驱动器的时钟输入端子耦接所述第二级发光二极管驱动器的时钟输入端子，所述第一级发光二极管驱动器接收所述第一数据包差...

【专利技术属性】
技术研发人员：叶哲维，梁可骏，王裕翔，方柏翔，黄如琳，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：