先算信息轮换数据保护的非挥发性存储器写入方法和设备技术

本发明专利技术公开了使用借助于先算信息轮换的数据保护的非挥发性存储器写入方法和相关设备如记忆装置、控制器及编码电路。此方法包括：从主装置接收写入指令和数据；取得至少一部分数据以作为多个通信信息，以通过先算信息轮换型编码产生多个同位码，其中针对一通信信息：开始对所述通信信息进行编码以依据所述通信信息以及同位检查矩阵内的第一部分矩阵的转置矩阵来计算一局部同位码；从存储电路加载所述同位检查矩阵中的第二部分矩阵的逆矩阵的局部矩阵；以及应用局部矩阵及其通过轮换控制产生的轮换版本来产生并输出对应的同位码；以及写入非挥发性存储器。本发明专利技术的方法及设备确保记忆装置在各种情况妥善运作，没有如内部存储空间、增加成本等问题。储空间、增加成本等问题。储空间、增加成本等问题。

【技术实现步骤摘要】
先算信息轮换数据保护的非挥发性存储器写入方法和设备


[0001]本专利技术是关于存储器控制，尤其关于一种使用借助于先算信息轮换(rotation)的数据保护的非挥发性(non-volatile，NV)存储器写入方法以及相关设备诸如一记忆装置、所述记忆装置的控制器、以及所述控制器的一编码电路。

技术介绍

[0002]近年来由于存储器的技术不断地发展，各种可携式以及非可携式记忆装置(例如：分别符合SD/MMC、CF、MS、XD及UFS标准的记忆卡；又例如：固态硬盘(solid state drive,SSD)；又例如：分别符合UFS及EMMC标准的嵌入式(embedded)存储装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的存储器的存取控制遂成为相当热门的议题。
[0003]以常用的NAND型闪存而言，其主要可包括单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。相较于此，多阶细胞闪存中的每个被当作记忆细胞的晶体管的存储能力则被充分利用，其采用较高的电压来驱动，以通过不同位准的电压在一个晶体管中记录至少两个位(bit；也可称为“比特”)的信息(诸如00、01、11、10)。理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
[0004]相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保在记忆装置中对闪存的存取控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。
[0005]依据相关技术，具备上列管理机制的记忆装置仍有不足的地方。例如，在错误更正码(Error Correction Code,ECC)处理中的某类型的编码的期间，相关的矩阵乘法的计算可能仰赖先算(pre-calculated)信息以避免编码延迟，而所述先算信息可能会在一控制器集成电路(integrated circuit，IC)的硬件架构中需要某大小的存储空间，其中这个存储空间的大小可对应于同位校验长度的倍数。上述方式可能会带来某些副作用，举例来说，由于控制器IC可能需要支持如不同记忆装置制造商所要求的各种ECC处理规范，控制器IC的内部存储空间可能因此被迫增加，这可能进一步造成相关成本提高。因此，需要一种新颖的方法以及相关架构，以在没有副作用或较不会带来副作用的情况下改善记忆装置的效能。

技术实现思路

[0006]本专利技术的一目的在于提供一种使用借助于先算信息轮换(pre-calculation information rotation)的数据保护的非挥发性存储器(non-volatile memory,NV memory)写入方法、以及相关设备诸如一记忆装置、所述记忆装置的一控制器、以及所述控制器的一编码电路，以解决上述问题。
[0007]本专利技术的另一目的在于提供一种使用借助于先算信息轮换的数据保护的非挥发性存储器写入方法、以及相关设备诸如一记忆装置、所述记忆装置的一控制器、以及所述控制器的一编码电路，以优化所述记忆装置的效能。
[0008]本专利技术至少一实施例提供一种使用借助于先算信息轮换的数据保护的非挥发性存储器写入方法，其中所述非挥发性存储器写入方法是可应用于(applicable to)一记忆装置的一存储器控制器。所述记忆装置可包括所述存储器控制器以及一非挥发性存储器，且所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述非挥发性存储器写入方法可包括：利用所述存储器控制器自一主装置接收一写入指令以及对应于所述写入指令的数据；利用所述存储器控制器的一编码电路取得对应于所述写入指令的所述数据中的至少一部分数据以作为一错误更正码(Error Correction Code,ECC)组块(chunk)的复数个通信信息(message；“通信信息”(message)也可称为“消息”)，以通过先算信息轮换型编码(pre-calculated information rotation type encoding)依据所述复数个通信信息产生所述错误更正码组块的复数个同位码(parity code)，其中所述复数个同位码分别对应于所述复数个通信信息以分别保护所述复数个通信信息；以及利用所述存储器控制器将包括有所述复数个通信信息以及所述复数个同位码的所述错误更正码组块写入所述非挥发性存储器。例如，针对所述复数个通信信息中的任一通信信息，所述先算信息轮换型编码包括：在所述通信信息的至少一部分被发送至所述编码电路后，开始对所述通信信息进行编码以依据所述通信信息以及一同位检查矩阵(parity check matrix)中的一第一部分矩阵(part-one matrix)的一转置矩阵(transpose matrix)来计算一局部同位码(partial parity code)，其中所述第一部分矩阵是所述同位检查矩阵的一第一子矩阵；在所述局部同位码的至少一部分被产生后，从所述编码电路中的一存储电路加载所述同位检查矩阵中的一第二部分矩阵(part-two matrix)的一逆矩阵的一局部矩阵(partial matrix)，其中所述第二部分矩阵是所述同位检查矩阵的一第二子矩阵，以及所述第二部分矩阵的所述逆矩阵的所述局部矩阵是被存储作为所述存储电路中的先算信息(pre-calculated information)；将所述第二部分矩阵的所述逆矩阵的所述局部矩阵应用至(apply to)所述局部同位码以产生对应于所述通信信息的一同位码的一第一子同位码(sub-parity code)，以及输出所述同位码的所述第一子同位码以作为所述同位码的一起始部分；进行针对所述先算信息的轮换控制以加载所述第二部分矩阵的所述逆矩阵的所述局部矩阵的至少一轮换后版本；以及将所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述至少一轮换后版本应用至所述局部同位码以产生对应于所述通信信息的所述同位码的至少一后续子同位码，以及输出所述同位码的所述至少一后续子同位码以作为所述同位码的至少一后续部分；以及利用所述存储器控制器将包括所述复数个通信信息以及所述复数个同位码的所述错误更正码组块写入所述非挥发性存储器。
[0009]除了以上方法外，本专利技术亦提供一种记忆装置，且所述记忆装置包括一非挥发性存储器以及一存储器控制器。所述非挥发性存储器是用来存储信息，其中所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述存储器控制器是耦接至所述非挥发性存储器，且所述存储器控制器是用来控制所述记忆装置的运作。另外，所述存储器控制器包括一处理电路，且所述处理电路是用来依本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种使用借助于先算信息轮换的数据保护的非挥发性存储器写入方法，其特征在于，所述非挥发性存储器写入方法是可应用于一记忆装置的一存储器控制器，所述记忆装置包括所述存储器控制器以及一非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器组件，所述非挥发性存储器写入方法包括：利用所述存储器控制器自一主装置接收一写入指令以及对应于所述写入指令的数据；利用所述存储器控制器的一编码电路取得对应于所述写入指令的所述数据中的至少一部分数据以作为一错误更正码组块的复数个通信信息，以通过先算信息轮换型编码依据所述复数个通信信息产生所述错误更正码组块的复数个同位码，其中所述复数个同位码分别对应于所述复数个通信信息以分别保护所述复数个通信信息，以及针对所述复数个通信信息中的任一通信信息，所述先算信息轮换型编码包括：在所述通信信息的至少一部分被发送至所述编码电路后，开始对所述通信信息进行编码以依据所述通信信息以及一同位检查矩阵中的一第一部分矩阵的一转置矩阵来计算一局部同位码，其中所述第一部分矩阵是所述同位检查矩阵的一第一子矩阵；在所述局部同位码的至少一部分被产生后，从所述编码电路中的一存储电路加载所述同位检查矩阵中的一第二部分矩阵的一逆矩阵的一局部矩阵，其中所述第二部分矩阵是所述同位检查矩阵的一第二子矩阵，以及所述第二部分矩阵的所述逆矩阵的所述局部矩阵是被存储作为所述存储电路中的先算信息；将所述第二部分矩阵的所述逆矩阵的所述局部矩阵应用至所述局部同位码以产生对应于所述通信信息的一同位码的一第一子同位码，以及输出所述同位码的所述第一子同位码以作为所述同位码的一起始部分；进行针对所述先算信息的轮换控制以加载所述第二部分矩阵的所述逆矩阵的所述局部矩阵的至少一轮换后版本；以及将所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述至少一轮换后版本应用至所述局部同位码以产生对应于所述通信信息的所述同位码的至少一后续子同位码，以及输出所述同位码的所述至少一后续子同位码以作为所述同位码的至少一后续部分；以及利用所述存储器控制器将包括所述复数个通信信息以及所述复数个同位码的所述错误更正码组块写入所述非挥发性存储器。2.如权利要求1所述的非挥发性存储器写入方法，其特征在于，所述编码电路具备所述第二部分矩阵的所述逆矩阵的局部存储。3.如权利要求2所述的非挥发性存储器写入方法，其特征在于，还包括：利用所述存储器控制器进行所述轮换控制来复原所述第二部分矩阵的所述逆矩阵，以依据复原自所述轮换控制的所述逆矩阵进行编码，其中所述编码包括对所述通信信息进行编码以产生所述同位码。4.如权利要求1所述的非挥发性存储器写入方法，其特征在于，还包括：利用所述存储器控制器仅存储所述第二部分矩阵的所述逆矩阵的一部分，而非存储所述第二部分矩阵的所述逆矩阵的全部，以供对所述通信信息进行编码以产生所述同位码。5.如权利要求4所述的非挥发性存储器写入方法，其特征在于，还包括：利用所述存储器控制器进行所述轮换控制来复原所述第二部分矩阵的所述逆矩阵，以依据复原自所述轮换控制的所述逆矩阵进行编码，其中所述编码包括对所述通信信息进行
编码以产生所述同位码。6.如权利要求1所述的非挥发性存储器写入方法，其特征在于，所述第二部分矩阵的一阶层式准循环结构容许所述编码电路具有所述第二部分矩阵的所述逆矩阵的局部存储，而不需要存储所述第二部分矩阵的所述逆矩阵的全部。7.如权利要求6所述的非挥发性存储器写入方法，其特征在于，基于所述阶层式准循环结构，所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述至少一轮换后版本是等同于所述第二部分矩阵的所述逆矩阵的一准循环形式中的至少一剩余的局部矩阵。8.如权利要求6所述的非挥发性存储器写入方法，其特征在于，针对所述阶层式准循环结构，所述第二部分矩阵是被配置以包括多层准循环矩阵，且所述多层准循环矩阵的每一层是准循环。9.如权利要求6所述的非挥发性存储器写入方法，其特征在于，基于所述阶层式准循环结构，所述编码电路中的针对所述第二部分矩阵的所述逆矩阵的每编码器存储率是小于1；以及所述每编码器存储率是等于在所述编码电路中的所述存储电路中用来存储所述第二部分矩阵的所述逆矩阵的所述局部矩阵的存储空间的大小对用来存储整个所述逆矩阵的存储空间的大小的比值。10.如权利要求9所述的非挥发性存储器写入方法，其特征在于，所述同位码包括数量为z的多个子同位码，所述多个子同位码包括所述第一子同位码以及所述至少一后续子同位码，而z代表大于1的正整数，以及所述至少一后续子同位码包括(z-1)个子同位码；以及所述每编码器存储率是等于(1/z)。11.如权利要求1所述的非挥发性存储器写入方法，其特征在于，所述同位码包括数量为z的多个子同位码，所述多个子同位码包括所述第一子同位码以及所述至少一后续子同位码，而z代表大于1的正整数，以及所述至少一后续子同位码包括(z-1)个子同位码；以及所述编码电路中的针对所述第二部分矩阵的所述逆矩阵的每编码器存储率是等于(1/z)。12.如权利要求11所述的非挥发性存储器写入方法，其特征在于，所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述至少一轮换后版本是等同于所述第二部分矩阵的所述逆矩阵的至少一剩余的局部矩阵；以及所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述至少一轮换后版本包括所述第二部分矩阵的所述逆矩阵的所述局部矩阵的(z-1)个轮换后版本，以及所述第二部分矩阵的所述逆矩阵的所述至少一剩余的局部矩阵包括所述第二部分矩阵的所述逆矩阵的(z-1)个剩余的局部矩阵。13.如权利要求12所述的非挥发性存储器写入方法，其特征在于，还包括：进行所述轮换控制以产生所述第二部分矩阵的所述逆矩阵的所述局部矩阵的所述(z-1)个轮换后版本，以供被用来作为所述第二部分矩阵的所述逆矩阵的所述(z-1)个剩余的局部矩阵，以复原所述第二部分矩阵的所述逆矩阵。14.一种记忆装置，其特征在于，包括：一非挥发性存储器，用来存储信息，其中所述非挥发性存储器包括至少一非挥发性存储器组件；以及一存储器控制器，耦接至所述非挥发性存储器，用来控制所述记忆装置的运作，其中所述存储器控制器包括：一处理电路，用来依据来自一主装置的复数个主装置指令来控制所述存储器控制器，
以容许所述主装置通过所述存储器控制器存取所述非挥发性存储器；以及一控制逻辑电路，耦接至所述处理电路，用来控制所述非挥发性存储器，其中所述控制逻辑电路包括：一编码电路，用来借助于先算信息轮换进行编码以供于存取所述非挥发性存储器的期间的数据保护；其中：所述存储器控制器自所述主装置接收一写入指令以及对应于所述写入指令的数据；所述编码电路取得对应于所述写入指令的所述数据中的至少一部分数据以作为一错误更正码组块的复数个通信信息，以通过先算信息轮换型编码依据所述复数个通信信息产生所述错误更正码组块的复数个同位码，其中所述复数个同位码分别对应于所述复数个通信信息以分别保护所述复数个通信信息，以及针对所述复数个通信信息中的任一通信信息，所述先算信息轮换型编码的运作包括：在所述通信信息的至少一部分被发送至所述编码电路后，开始对所述通信信息进行编码以依据所述通信信息以及一同位检查矩阵中的...

【专利技术属性】
技术研发人员：郭轩豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：