高速高分辨率数字控制振荡器及其方法技术

一种数字控制振荡器，包含：一环形振荡器，包括多个增益级，该多个增益级按一带有一负反馈的一环形形态而串接在一起，以依据一供应节点的一供应电压输出一振荡信号至一级间节点；一低速数字至模拟转换器，用来输出一供应电流至该供应节点，以依据一粗调控制命令确定该供应电压；一变容器阵列，用来依据一控制电压数组提供一电容性负载给该级间节点；以及一高速DAC阵列，用来依据一细调控制命令输出该控制电压数组。电压数组。电压数组。

【技术实现步骤摘要】
高速高分辨率数字控制振荡器及其方法


[0001]本公开大体上涉及数字控制振荡器；更明确地说，本公开涉及高速高分辨率数字控制振荡器。

技术介绍

[0002]一数字控制振荡器(digitally-controlled oscillator,DCO)依据一控制命令(control word)输出某一振荡频率的一振荡信号；举例而言，该振荡频率是由该控制命令来决定。当该控制命令改变时，该振荡频率相应地改变。一DCO的速度是依据“该控制命令”与“该振荡频率的一相对应变化”之间的一延迟时间而被估量；该延迟时间愈短，代表该速度愈快。一DCO的分辨率是依据该控制命令的一最小变化量所对应的该振荡频率的一变化量的量来决定；该振荡频率的增变化量愈少，代表该分辨率愈高。一DCO通常包含于一闭回路中，其中该控制命令是按一反馈方式而决定，以使该振荡信号的一时序跟随一参考时序。该闭回路可以是一锁相回路，或一时钟数据回复回路。一高速DCO能使该闭回路得以较快地跟上该参考时序。一高分辨率DCO能使该振荡信号的时序得以较准确地跟随该参考时序。通常而言，本领域需要的是一高速高分辨率DCO。
[0003]一DCO包含一核心电路与一调整网络(tuning network)。该核心电路是一主动电路，可以维持一振荡状态；该调整网络可以调整一振荡频率。环形振荡器(ring oscillator)是一种常见形态，用来实现该核心电路，这是因为环形振荡器在实体布局上是紧实的(compact)。当利用由CMOS(互补式金属氧化物半导体)工艺所制造的单片(monolithic)集成电路来实现一DCO时，该DCO会受工艺、电压与温度(process,voltage,temperature,PVT)的变化影响，从而该DCO的振荡频率会随着PVT变化而有明显的差异。若该DCO是基于一环形振荡器形态，由PVT变化所带来的差异问题通常需要严肃以对。在另一方面，一高分辨率DCO需要一具有精细调整能力的频率调整网络(a frequency-tuning network of a fine granularity)，因此，该频率调整网络不仅需要具有一大调整范围以涵盖由PVT变化所造成的DCO振荡频率的大幅差异，也需要具有精细调整能力，这通常要借助于一高度复杂调整网络。然而，一高度复杂调整网络通常不适用于高速应用，这是因为一较复杂的网络通常较慢。此外，一高速电路易有较多噪声(tends to be noisier)。因此，一高速高分辨率环形振荡器形态的DCO通常很难设计，也很难满足一低噪声要求。
[0004]本
需要的是一环形振荡器形态的DCO具有高速高分辨率的特性。

技术实现思路

[0005]依据本公开的一实施例，一种数字控制振荡器包含：一环形振荡器，包括多个增益级，该多个增益级按一带有一负反馈的一环形形态而串接在一起，以依据一供应节点的一供应电压输出一振荡信号至一级间节点(inter-stage node)；一低速数字至模拟转换器(digital-to-analog converter,DAC)，用来输出一供应电流至该供应节点，以依据一粗调控制命令(coarse control word)确定该供应电压；一变容器阵列，用来依据一控制电压数
组(control voltage array)提供一电容性负载给该级间节点；以及一高速DAC阵列，用来依据一细调控制命令输出该控制电压数组。
[0006]依据本公开的一实施例，一种方法包含下列步骤：使用多个增益级按一环形形态串接在一起以形成一环形振荡器，该环形振荡器用来输出一振荡信号；使用一低速数字至模拟转换器(DAC)，以依据一粗调控制命令控制该环形振荡器的一供应电压；使用受控于一控制电压数组的一变容器阵列，以于该环形振荡器的一级间节点提供一电容性负载；使用一高速DAC阵列，以依据一细调控制命令来确定该控制电压数组；随着一启动程序，调整该粗调控制命令，使得该振荡信号的一振荡频率趋近一目标值；以及依据该振荡信号的一时序误差的一检测结果，按一闭回路方式调整该细调控制命令。
[0007]有关本专利技术的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
[0008]图1依据本公开的一实施例显示一数字控制振荡器的功能方框图。
[0009]图2显示一增益级的一示范性实施例的示意图。
[0010]图3显示一低速数字至模拟转换器的一示范性实施例的示意图。
[0011]图4显示一变容器阵列的示意图。
[0012]图5显示一高速数字至模拟转换器阵列的一示范性实施例的功能方框图。
[0013]图6显示一高速数字至模拟转换器的一示范性实施例的示意图；以及
[0014]图7依据本公开的一实施例显示一方法的一流程图。
[0015]符号说明
[0016]100 数字控制振荡器
[0017]110 核心电路
[0018]120 LS DAC(低速数字至模拟转换器)
[0019]130 调整网络
[0020]140 HS DAC array(高速DAC阵列)
[0021]N
SUP 供应节点
[0022]V
SUP 供应电压
[0023]I
SUP 供应电流
[0024]W
C 粗调控制命令
[0025]W
F 细调控制命令
[0026]V
C
[M－1:0] M维控制电压数组
[0027]M 大于一的整数
[0028]GS1 第一增益级
[0029]GS2 第二增益级
[0030]V
i+ 第一输入引脚
[0031]V
i－ 第二输入引脚
[0032]V
o+ 第一输出引脚
[0033]V
o－ 第二输出引脚
[0034]V
S 源极引脚
[0035]111、112 第一对级间节点
[0036]113、114 第二对级间节点
[0037]V1、V
2 第一对振荡电压
[0038]V3、V
4 第二对振荡电压
[0039]VA1 第一变容器阵列
[0040]VA2 第二变容器阵列
[0041]200 增益级
[0042]210 差分对
[0043]211、212 PMOS晶体管对
[0044]220 再生负载
[0045]221、222 NMOS晶体管对
[0046]300 DAC(数字至模拟转换器)
[0047]301 第一PMOS晶体管
[0048]302 第二PMOS晶体管
[0049]303 串接电阻
[0050]304 分流电容
[0051]308 低通滤波器
[0052]309 NMOS晶体管所实现的一电流源
[0053]310、320、330 多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字控制振荡器，包含：一环形振荡器，包括多个增益级，所述多个增益级按一带有一负反馈的一环形形态而串接在一起，以依据一供应节点的一供应电压输出一振荡信号至一级间节点；一低速数字至模拟转换器，用来输出一供应电流至该供应节点，以依据一粗调控制命令确定该供应电压；一变容器阵列，用来依据一控制电压数组提供一电容性负载给该级间节点；以及一高速数字至模拟转换器阵列，用来依据一细调控制命令输出该控制电压数组。2.如权利要求1所述的数字控制振荡器，其中所述多个增益级的每一个包含一差分对以及一再生负载，该差分对用来从一在前增益级接收一振荡电压，并输出另一振荡电压给一在后增益级，该再生负载用来呈现一负电阻。3.如权利要求1所述的数字控制振荡器，其中该低速数字至模拟转换器包含一电源流以及多个开关电流单元，所述多个开关电流单元用来依据该粗调控制命令共同地输出一加总电流。4.如权利要求3所述的数字控制振荡器，其中所述多个开关电流单元的每一个包含一电流源与一开关，该开关受控于该粗调控制命令的一相对应位元。5.如权利要求4所述的数字控制振荡器，其中该低速数字至模拟转换器进一步包含一电流...

【专利技术属性】
技术研发人员：斯利拉姆，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：