[技术问题]提供一种层叠型半导体装置，易于进行所搭载芯片的修复处理并缩短制造时间，且能够防止资源浪费。[技术方案]具备：母基板81，单位元件排列于沿着定义于第一主面的第一格子划分出的单位元件区域，并且第一主面沿着第二格子被划分为芯片搭载区域；芯片Xij，与芯片搭载区域相对并搭载于第一主面侧；以及凸块连接体Buv，沿着与单位元件的排列对应的第三格子排列，将母基板与多个芯片中的各芯片临时连接，以将来自多个单位元件的信号独立地传递到集成于多个芯片的电路，并通过低于临时连接的高度的正式连接将母基板和芯片结合。凸块连接体能够分离为基板侧连接部和芯片侧连接部。接体能够分离为基板侧连接部和芯片侧连接部。接体能够分离为基板侧连接部和芯片侧连接部。
【技术实现步骤摘要】
【国外来华专利技术】层叠型半导体装置及用于其的多个芯片
[0001]本专利技术涉及层叠型半导体装置及用于该层叠型半导体装置的多个芯片，特别涉及具有大尺寸母基板和搭载于该母基板的多个芯片的层叠构造的层叠型半导体装置的修复技术。
技术介绍
[0002]专利文献1公开了一种放射线二维检测器，其具有包括像素电极的有源矩阵基板和通过与各像素电极连接的导电性凸块而贴合于有源矩阵基板的相对基板。在这样的倒装芯片接合中，若像素电极的节距变得微细，则存在难以通过均匀的凸块进行连接的问题。对此，专利文献2公开了一种固体检测器，其能够通过将信号读出芯片的各像素电极与相对基板之间进行连接的筒状电极可靠地进行连接。
[0003]然而，在将多张小尺寸的电路芯片搭载于大尺寸的母基板的层叠型半导体装置中，若集成有细微电路的电路芯片存在不良的话，则会产生层叠型半导体装置不再进行动作的问题。在用于图像传感器等的大尺寸母基板中，将检测元件作为像素进行配置的母基板可以按照宽松的设计规则来制作，并且在电路上也简单，所以易于制造，且发生不良的概率低。另外，即使母基板的单位元件、连接布线等存在不良，也是随机的，基本不会显现于母基板的输出。
[0004]另一方面，搭载于大尺寸母基板的电路芯片的集成度高，并且以远比母基板精细的设计规则进行制造，所以发生不良的概率高。但是，只有利用通过凸块等实现的连接将电路芯片搭载于母基板来进行测试才知道集成于电路芯片的电路的好坏。因此，当在电路芯片中不良率高、或存在块不良时，层叠型半导体装置整体变得不良，制造效率差，母基板、搭载于母基板的正常动作的电路芯片被白白浪费。
[0005]鉴于这种情况，希望仅将不良的电路芯片从母基板剥离，仅将不良的电路芯片更换为其它正常动作的电路芯片。但是，在当前的技术水平下，尚不知当存在不良时能够简单地仅剥离特定的电路芯片且能够简单地连接其它电路芯片的凸块等。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1：国际公开第2014/006812号
[0009]专利文献2：国际申请第PCT/JP2015/081891号
技术实现思路
[0010]专利技术要解决的技术问题
[0011]鉴于上述问题点，本专利技术的目的在于，提供易于进行所搭载芯片的修复处理并缩短制造时间、且能够防止资源浪费的层叠型半导体装置及用于该层叠型半导体装置的多个芯片。
[0012]用于解决技术问题的技术方案
[0013]为了达到上述目的，本专利技术的第一方面的要旨在于一种层叠型半导体装置，其具备：(a)母基板，具有彼此相对的第一主面和第二主面，多个单位元件排列于沿着在第一主面上定义的第一格子划分出的单位元件区域中的各个单位元件区域，并且，第一主面沿着网格数少于第一格子的网格数的第二格子被划分为多个芯片搭载区域；(b)多个芯片，与多个芯片搭载区域各自相对，并搭载于第一主面一侧，其中，芯片为矩形；以及(c)多个凸块连接体，沿着与多个单位元件的排列对应的第三格子排列，将母基板与多个芯片各自临时连接，以将来自多个单位元件的信号独立地分别传递到分别集成于多个芯片的电路，通过多个凸块连接体的正式连接，母基板与多个芯片各自相结合，其中，多个凸块连接体在正式连接的高度低于在临时连接的高度。在本专利技术的一方面涉及的层叠型半导体装置中，在临时连接之后，多个凸块连接体能够分别分离成多个基板侧连接部和与多个基板侧连接部对应的多个芯片侧连接部。
[0014]本专利技术的第二方面涉及多个芯片，其预定搭载于母基板上多个芯片搭载区域中的各个芯片搭载区域，母基板具有彼此相对的第一主面和第二主面，多个单位元件排列于沿着在第一主面上定义的第一格子划分出的单位元件区域中的各个单位元件区域，并且，第一主面沿着网格数少于第一格子的网格数的第二格子被划分为所述多个芯片搭载区域，所述母基板具有多个基板侧连接部，多个基板侧连接部沿着定义于第一主面的与多个单位元件的排列对应的第三格子排列，分别输出来自多个单位元件的信号，芯片为矩形，且多个芯片的个数多于第二格子的网格数。第二方面涉及的多个芯片在多个芯片的与第一主面相对的各个面具备多个芯片侧连接部，多个芯片侧连接部沿着所述第三格子排列，向分别集成于多个芯片的电路分别输入信号。通过具备第二方面涉及的多个芯片，母基板与多个芯片各自临时连接，以将来自多个单位元件的信号独立地分别传递到分别集成于多个芯片的电路来进行检查，在判定为不良的情况下，被判定为不良的特定的芯片从芯片搭载区域脱离，并且新的芯片被再次临时连接。另一方面，在判定为正常的情况下，通过正式连接，母基板与多个芯片各自相结合，在正式连接中，芯片侧连接部被压缩，以使芯片侧连接部的高度低于在临时连接的高度。
[0015]专利技术效果
[0016]根据本专利技术，能够提供层叠型半导体装置及用于该层叠型半导体装置的多个芯片，其易于进行搭载于大尺寸母基板的芯片的修复处理并缩短制造时间、且可防止资源浪费。
附图说明
[0017]图1为说明本专利技术第一实施方式涉及的层叠型半导体装置(固体摄像装置)的俯视图。
[0018]图2为从图1的II-II方向观察到的剖视图。
[0019]图3为说明第一实施方式涉及的层叠型半导体装置的凸块连接体的临时连接状态的示意性剖视图。
[0020]图4为说明在第一实施方式涉及的层叠型半导体装置的凸块连接体的临时连接中发现不良而重新脱离的状态的示意性剖视图。
[0021]图5为说明第一实施方式涉及的层叠型半导体装置的凸块连接体的正式连接状态
的示意性剖视图。
[0022]图6为说明本专利技术的第二实施方式涉及的层叠型半导体装置的凸块连接体的临时连接状态的示意性剖视图。
[0023]图7的(a)为说明在第二实施方式涉及的层叠型半导体装置的凸块连接体中，长方形筒状的第一凸块与长方形筒状的第二凸块交叉地在金属学上相接的状态的俯视图，图7的(b)为说明圆筒状的第一凸块与圆筒状的第二凸块交叉地在金属学上相接的状态的俯视图，图7的(c)为说明形成于凸块连接体临时连接后的第一凸块的侧壁部的上端的槽部的示意性剖视图。
[0024]图8为说明在第二实施方式涉及的层叠型半导体装置的凸块连接体的临时连接中发现不良而重新脱离的状态的示意性剖视图。
[0025]图9为说明第二实施方式涉及的层叠型半导体装置的凸块连接体的正式连接状态的示意性剖视图。
[0026]图10为说明由于在第二实施方式涉及的层叠型半导体装置的凸块连接体的临时连接中发现不良而使用新的芯片再次进行了临时连接的状态的示意性剖视图。
具体实施方式
[0027]下面，参照附图，对本专利技术的第一及第二实施方式进行说明。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等有时会与实际的不同。另外，在附图相互之间也可能包括尺寸关系、比率不同的部分。另外，下面示出的第一及第二实施方式为例示用于具体化本专利技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种层叠型半导体装置，其特征在于，具备：母基板，具有彼此相对的第一主面和第二主面，多个单位元件排列于沿着在所述第一主面上定义的第一格子划分出的单位元件区域中的各个单位元件区域，并且，所述第一主面沿着网格数少于所述第一格子的网格数的第二格子被划分为多个芯片搭载区域；多个芯片，与所述多个芯片搭载区域各自相对，并搭载于所述第一主面一侧，其中，所述芯片为矩形；以及多个凸块连接体，沿着与所述多个单位元件的排列对应的第三格子排列，将所述母基板与所述多个芯片各自临时连接，以将来自所述多个单位元件的信号独立地分别传递到分别集成于所述多个芯片的电路，通过所述多个凸块连接体的正式连接，所述母基板与所述多个芯片各自相结合，其中，所述多个凸块连接体在所述正式连接的高度低于在所述临时连接的高度，在所述临时连接之后，所述多个凸块连接体能够分别分离为多个基板侧连接部和与所述多个基板侧连接部对应的多个芯片侧连接部。2.根据权利要求1所述的层叠型半导体装置，其特征在于，所述多个基板侧连接部具有多个第一连接盘，所述多个第一连接盘沿着所述第三格子排列，分别输出来自所述多个单位元件的信号，所述多个芯片侧连接部具有多个第二连接盘，所述多个第二连接盘在所述多个芯片的与所述第一主面相对的各个面沿着所述第三格子排列，向分别集成于所述多个芯片的电路分别输入所述信号。3.根据权利要求2所述的层叠型半导体装置，其特征在于，所述多个基板侧连接部各自还具有多个第一凸块，所述多个第一凸块的底部与所述多个第一连接盘各自相接，所述多个第一凸块具有与该底部的外周连结的筒状的侧壁部。4.根据权利要求3所述的层叠型半导体装置，其特征在于，所述多个芯片侧连接部各自还具有第二凸块，所述第二凸块的底部与所述多个第二连接盘各自相接，在所述临时连接中，所述第二凸块分别与所述多个第一连接盘的所述侧壁部的一部分在金属学上相接。5.根据权利要求4所述的层叠型半导体装置，其特征在于，所述第二凸块是底面与所述多个第二连接盘各自相接的锥体，在所述临时连接中，所述多个第一凸块各自的侧壁部的上端与所述锥体的锥面的一部分在金属学上相接。6.根据权利要求4所述的层叠型半导体装置，其特征在于，所述第二凸块的底部与所述多个第二连接盘各自相接，并且，所述第二凸块分别具有与该底部的外周连结的筒状的侧壁部，在所述临时连接中，通过所述第二凸块咬入所述多个第一凸块各自的侧壁部的上端，从而在所述多个第一凸块各自的侧壁部的上部形成槽部。7.多个芯片，其特征在于，预定搭载于母基板上...
【专利技术属性】
技术研发人员：元吉真，
申请(专利权)人：东北微科技株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。