数模转换器及数模转换方法技术

本发明专利技术公开了一种数模转换器及数模转换方法，涉及集成电子电路技术领域，该数模转换器包括：高M位转化模块和低N位转化模块，高M位转化模块用于采用电阻分压结构输出电压值为U0和U1的两路电压；低N位转化模块包括译码单元和具有2

【技术实现步骤摘要】
数模转换器及数模转换方法


[0001]本专利技术涉及集成电子电路
，具体涉及一种数模转换器及数模转换方法。

技术介绍

[0002]在如今多媒体技术和网络技术快速发展的时代，数据量呈现指数式爆发增长。由于数字电路的抗干扰能力强，在传输过程中通常采用数字有效位
‘1’
与
‘0’
的离散信号表征。然而在真实的世界中，信号通常为连续的模拟信号。作为真实世界信号与现代数字信号之间的关键转换接口——数模转换器(DAC，Digital to Analog Converter)，其作用在于将数字信号还原为真实的模拟信号。
[0003]常见监控系统中，12比特精度的DAC芯片能满足常规测量需求，对于速率要求不高，刷新频率不快，数据更新时产生相应的模拟量输出，常采用纯阻抗匹配，通过电阻分压的方式实现模数转换。12比特精度的DAC芯片需要2的12次方个电阻，即4096个电阻分压得到相应的模拟电压输出。DAC由于输出需要驱动一定的电流能力，因此在DAC芯片通常连接一个负反馈连接的运算放大器，运算放大器表现为增益为1且带负载的电流驱动能力，如图1所示。
[0004]在芯片设计领域中，芯片的成本与芯片的面积成正比关系，12比特精度的DAC芯片的面积较大，为了减小芯片面积，现有的解决方案通常采用分段式结构，高位为M位，低位为N位，满足M+N＝12，共需要电阻2
M
+2
N
个，这样减小电阻数达到减小芯片面积的目的。但该方法存在如下缺陷：采用分段式结构，低位电阻连接至高位电阻，导致该分压位的总电阻并联，使得选取段有效阻抗比高位模数转换器中其它电阻小，从而影响分压精度，需要增加了两个额外的运算放大器，一方面通过减少电阻个数达到减小芯片面积的优势减弱，另一方面运算放大器需要消耗电能，整体功耗提升，如图2所示。

技术实现思路

[0005]针对现有技术中存在的缺陷，本专利技术的目的在于提供一种数模转换器及数模转换方法，能够进一步减小芯片的面积，且芯片耗能更少。
[0006]为达到以上目的，本专利技术采取的技术方案是：一种数模转换器，所述数模转换器为M+N位，其中M、N均为正整数，所述数模转换器包括：
[0007]高M位转化模块，其用于采用电阻分压结构输出电压值为U0和U1的两路电压；
[0008]低N位转化模块，其包括译码单元和具有2
N
个同相输入端的运算放大器，所述译码单元用于将低N位转化为2
N
个0或1信号，以2
N
个0或1信号分别对应将2
N
个U0或U1的电压输入至一个所述同相输入端，所述运算放大器以该2
N
个U0或U1电压和值的1/2
N
输出。
[0009]在上述技术方案的基础上，所述电压值U0和U1根据如下公式确定：
[0010]U0＝M
dec
U
ref
/2
M
；
[0011]U1＝(M
dec
+1)U
ref
/2
M
；
[0012]其中，M
dec
为高M位转换的十进制数值，U
ref
为所述数模转换器的参考电压。
[0013]在上述技术方案的基础上，所述运算放大器还具有反相输入端，所述同相输入端与所述反相输入端形成差分输入端，所述差分输入端的权重为1/2
N
，所述反相输入端与所述运算放大器的输出端连接。
[0014]在上述技术方案的基础上，所述高M位转化模块的电阻分压结构包括2
M
个串联的等值电阻。
[0015]在上述技术方案的基础上，M+N＝12～16，N取2～4。
[0016]本专利技术的目的在于还提供一种基于上述的数模转换器的数模转换方法，该方法包括以下步骤：
[0017]高M位转化模块采用电阻分压结构输出电压值为U0和U0的两路电压至低N位转化模块；
[0018]低N位转化模块的译码单元将低N位转化为2
N
个0或1信号，并以2
N
个0或1信号分别对应将2
N
个U0或U1的电压输入至一个所述同相输入端，所述运算放大器将该2
N
个U0或U1电压和值的1/2
N
输出。
[0019]在上述技术方案的基础上，所述电压值U0和U1根据如下公式确定：
[0020]U0＝M
dec
U
ref
/2
M
；
[0021]U1＝(M
dec
+1)U
ref
/2
M
；
[0022]其中，M
dec
为高M位转换的十进制数值，U
ref
为所述数模转换器的参考电压。
[0023]在上述技术方案的基础上，所述运算放大器还具有反相输入端，所述同相输入端与所述反相输入端形成差分输入端，所述差分输入端的权重为1/2
N
，所述反相输入端与所述运算放大器的输出端连接。
[0024]在上述技术方案的基础上，所述高M位转化模块的电阻分压结构包括2
M
个串联的等值电阻。
[0025]在上述技术方案的基础上，M+N＝12～16，N取2～4。
[0026]与现有技术相比，本专利技术的优点在于：
[0027]本专利技术的数模转换器及数模转换方法，高M位转化模块输出两路电压，低N位转化模块将两路电压复用为2
N
路电压并输出至运算放大器，运算放大器将2
N
路的电压值求和，并以该和值的1/2
N
输出，无需现有技术中2
N
个低位电阻以及三个运算放大器，芯片的面积更加紧凑，尺寸更小，耗能更少。
附图说明
[0028]图1为传统数模转换器的结构示意图；
[0029]图2为现有技术改进的一种数模转换器的结构示意图；
[0030]图3为本专利技术实施例中数模转换器的结构示意图；
[0031]图4为本专利技术实施例中运算放大器的差分输入端的结构示意图；
[0032]图5为本专利技术实施例中数模转换方法的流程图。
具体实施方式
[0033]以下结合附图及实施例对本专利技术作进一步详细说明。
[0034]参见图3所示，本专利技术实施例提供一种数模转换器，数模转换器为M+N位，其中M、N
均为正整数，数模转换器包括：高M位转化模块和低N位转化模块。
[0035]高M位转化模块采用电阻分压结构输出电压值为U0和U1的两路电压。具体地，计算U0和U1根据如下公式确定：
[0036]U0＝M
dec
U
ref
/2
M
；
[0037]U1＝(M...

【技术保护点】

【技术特征摘要】
1.一种数模转换器，其特征在于，所述数模转换器为M+N位，其中M、N均为正整数，所述数模转换器包括：高M位转化模块，其用于采用电阻分压结构输出电压值为U0和U1的两路电压；低N位转化模块，其包括译码单元和具有2
N
个同相输入端的运算放大器，所述译码单元用于将低N位转化为2
N
个0或1信号，以2
N
个0或1信号分别对应将2
N
个U0或U1的电压输入至一个所述同相输入端，所述运算放大器以该2
N
个U0或U1电压和值的1/2
N
输出。2.如权利要求1所述的数模转换器，其特征在于，所述电压值U0和U1根据如下公式确定：U0＝M
dec
U
ref
/2
M
；U1＝(M
dec
+1)U
ref
/2
M
；其中，M
dec
为高M位转换的十进制数值，U
ref
为所述数模转换器的参考电压。3.如权利要求1所述的数模转换器，其特征在于：所述运算放大器还具有反相输入端，所述同相输入端与所述反相输入端形成差分输入端，所述差分输入端的权重为1/2
N
，所述反相输入端与所述运算放大器的输出端连接。4.如权利要求1所述的数模转换器，其特征在于：所述高M位转化模块的电阻分压结构包括2
M
个串联的等值电阻。5.如权利要求1所述的数模转换器，其特征在于：...

【专利技术属性】
技术研发人员：金锐，
申请(专利权)人：武汉飞思灵微电子技术有限公司，
类型：发明
国别省市：