半导体结构及其制作方法技术

技术编号:27304860 阅读:29 留言:0更新日期:2021-02-10 09:15
本发明专利技术提出一种半导体结构的制作方法,涉及半导体生产工艺领域,包括:提供衬底,在所述衬底上形成沟槽;在所述沟槽底部和侧壁形成掩膜层;去除所述沟槽侧壁的所述掩膜层,保留所述沟槽底部的所述掩膜层;重复上述步骤直至利用所述掩膜层将所述沟槽填满为止,从而提高沟槽填充的质量。槽填充的质量。槽填充的质量。

【技术实现步骤摘要】
半导体结构及其制作方法


[0001]本专利技术涉及半导体生产
,尤其涉及一种半导体结构的制作方法。

技术介绍

[0002]随着电子设备市场竞争的持续加剧,特别是移动通信设备的快速更新以及轻薄化发展趋势,对电子设备中使用到的芯片的体积提出了更高的要求。因此需要缩小芯片的尺寸,如对动态随机存储器(Dynamic Random Access Memory,DRAM)等半导体芯片尺寸进行微缩。高密度的半导体结构可以减小芯片的尺寸,但同时也增大了工艺的难度。一个突出的问题是沟槽填充常常会形成孔洞等缺陷。参考图2,例如,使用化学气相沉积可以对相邻两个凸出物1之间的沟槽进行填充,但是由于沟槽的深宽比较高,使得沟槽里的填充物中形成有空隙。因此,如何提高沟槽填充质量是当前需要解决的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体结构的制作方法,至少在一定程度上可以避免填充沟槽时产生的孔洞缺陷。
[0004]本专利技术的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本专利技术的实践而习得。
[00本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法,其特征在于,包括:提供衬底,在所述衬底上形成沟槽;在所述沟槽底部和侧壁形成掩膜层;去除所述沟槽侧壁的所述掩膜层,保留所述沟槽底部的所述掩膜层。2.根据权利要求1所述的方法,其特征在于,所述沟槽底部掩膜层包括沟槽底部中间掩膜层与沟槽底部侧壁掩膜层,所述沟槽底部侧壁掩膜层与所述沟槽侧壁接触。3.根据权利要求2所述的方法,其特征在于,所述沟槽底部侧壁掩膜层的厚度大于或等于所述沟槽底部中间掩膜层的厚度。4.根据权利要求2所述的方法,其特征在于,所述沟槽底部侧壁掩膜层的形成方法包括:于所述沟槽中填充覆盖层,所述覆盖层与所述掩膜层具有刻蚀选择比;去除所述沟槽侧壁的所述掩膜层及所述覆盖层,保留所述沟槽侧壁底部的所述掩膜层。5.根据权利要求4所述的方法,其特征在于,重复在所述沟槽底部和侧壁形成掩膜层;于所述沟槽中填充覆盖层;去除所述沟槽侧壁的所述掩膜层及所述覆盖层,保留所述沟槽底部的所述掩膜层的三个步骤至少一次以填充所述沟槽。6.根据权利要求5所述的方法,其特征在于,所述重复步骤中,所述掩膜层的材...

【专利技术属性】
技术研发人员:施松
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1