基于三维芯片的存储器数据通信装置、方法及相关设备制造方法及图纸

本申请实施例通过提供一种基于三维芯片的存储器数据通信装置、方法及相关设备，解决了为实现高带宽使用硅通孔技术而带来的制造成本高、难度大、运行风险高、稳定性差的问题。上述存储器数据通信装置，可以包括：存储单元侧端口、内存控制器、串行协议转换电路和处理器侧端口，其中，存储单元端口，用于与存储单元引线键合连接，以使每个存储单元能够独立与通信装置进行数据通信；内存控制器，与存储单元侧端口相连接，用于内存数据的处理及访问控制；串行协议转换电路，与内存控制器相连接，用于将内存控制器处理后的数据进行串行协议转换处理；处理器侧端口，与串行协议转换电路相连接，用于将串行协议转换处理后的数据与处理器进行通信。器进行通信。器进行通信。

【技术实现步骤摘要】
基于三维芯片的存储器数据通信装置、方法及相关设备


[0001]本专利技术实施例涉及存储器
，具体地说，涉及一种基于三维芯片的存储器数据通信装置、方法及相关设备。

技术介绍

[0002]随着ASIC芯片在AI人工智能，大数据中心，自动驾驶等领域的应用，需要处理大量的数据，对算力需求相应增加，装置对于带宽的需求也越来越大。相对于显存的现有技术发展来说已经到了一个瓶颈的位置，光靠频率提升来提供更大的显存位宽已经没有太大空间。
[0003]目前，由于3DS(3-Dimensional Stack，三维堆叠)技术的出现，使得三维芯片逐渐被广泛，所谓三维芯片可以理解为将普通的二维芯片进行堆叠的技术，较常见的方式是基于TSV(Through-Silicon-Vi，硅通孔)技术联通各个存储单元，可以通过TSV技术把各个存储层堆叠起来，层和层之间会有金属层等间隔。最典型的例子就是HBM(High Bandwidth Memory，高带宽存储器)和HMC(Hybrid Memory Cube，混合立方存储器)。但从制造的角度来说，要想实现几十层的3D堆叠结构非常困难，制造难度大且由于技术不成熟还会存在运行风险高、稳定性差等问题。并且，HBM和HMC均使用硅中介层，因此成本很高，出货量也非常有限。

技术实现思路

[0004]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请实施例的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0005]本申请实施例通过提供一种基于三维芯片的存储器数据通信装置、方法及相关设备，解决了为实现高带宽使用硅通孔技术而带来的制造成本高、难度大、运行风险高、稳定性差的问题。
[0006]为至少部分地解决上述问题，第一方面，本申请实施例提供了一种存储器数据通信装置，可以包括：
[0007]存储单元侧端口、内存控制器、串行协议转换电路和处理器侧端口，
[0008]其中，
[0009]所述存储单元端口，用于与存储单元引线键合连接，以使所述每个存储单元能够独立与所述通信装置进行数据通信；
[0010]所述内存控制器，与存储单元侧端口相连接，用于存储数据的处理及访问控制；
[0011]所述串行协议转换电路，与所述内存控制器相连接，用于将所述内存控制器处理后的数据进行串行协议转换处理；
[0012]所述处理器侧端口，与所述串行协议转换电路相连接，用于将串行协议转换处理
后的数据与处理器进行通信。
[0013]在第一方面的第一种可能的实施方式中，所述存储器数据通信装置还可以包括：
[0014]解串电路，与所述串行协议转换电路相连接，用于将所述串行协议转换处理后的数据进行解串处理。
[0015]在第一方面的第二种可能的实施方式中，所述处理器侧端口为并行端口阵列。
[0016]在第一方面的第三种可能的实施方式中，所述存储器数据通信装置还可以包括：
[0017]多路数据桥接器，所述多路数据桥接器与所述内存控制器相连接，用于将多个所述存储单元传输的数据信号进行桥接。
[0018]在第一方面的第四种可能的实施方式中，所述存储器数据通信装置还可以包括：
[0019]锁相环，所述锁相环与所述内存控制器相连接，用于同步多个所述存储单元传输的数据信号。
[0020]在第一方面的第五种可能的实施方式中，所述存储器数据通信装置还可以包括：
[0021]自测电路，所述自测电路与所述内存控制器相连接，用于自测所述装置及装置内各功能单元的功能情况。
[0022]第二方面，本申请实施例提供了一种存储器数据通信方法，可以用于上述的存储器数据通信装置，可以包括：
[0023]通过上述存储单元端口分别获取每个上述存储单元的存储数据；
[0024]通过上述内存控制器获取所述存储数据并对上述存储数据进行处理，将处理后的数据发送至上述串行协议转换电路；
[0025]通过上述串行协议转换电路对上述内存控制器处理后的数据进行串行协议转换，并由上述处理器侧端口与上述处理器进行数据通信。
[0026]在第二方面的第一种可能的实施方式中，所述由所述处理器侧端口与所述处理器进行数据通信的步骤之前，所述方法还可以包括：
[0027]通过解串电路对经串行协议转换处理后的数据进行解串处理。
[0028]在第二方面的第二种可能的实施方式中，所述处理器侧端口为并行端口阵列。
[0029]在第二方面的第三种可能的实施方式中，所述将处理后的数据发送至所述串行协议转换电路的步骤之前，所述方法还可以包括：
[0030]通过多路数据桥接器接收所述内存控制器处理后的数据，并对所述内存控制器处理后的数据进行桥接。
[0031]在第二方面的第四种可能的实施方式中，所述将处理后的数据发送至所述串行协议转换电路的步骤之前，所述方法还包括：
[0032]通过锁相环接收所述内存控制器处理后的数据，并对所述内存控制器处理后的数据进行同步。
[0033]在第二方面的第五种可能的实施方式中，所述方法还可以包括：
[0034]通过自测电路对所述装置及装置内各功能单元的功能情况进行检测。
[0035]第三方面，本申请实施例提供了一种存储器，可以包括：
[0036]两个或三个以上的存储单元和上述存储器数据通信装置，其中，
[0037]所述两个或三个以上的存储单元中的每个存储单元分别通过引线键合方式与所述存储器数据通信装置相连接，以使所述每个存储单元能够独立与所述存储器数据通信装
置进行数据通信。
[0038]在第三方面的第一种可能的实施方式中，所述两个或三个以上的存储单元可以堆叠设置组成存储单元组，所述存储器包括平铺设置的一个或两个以上的所述存储单元组。
[0039]在第三方面的第二种可能的实施方式中，所述存储单元为双倍速率同步动态随机存储单元。
[0040]第四方面，本申请实施例提供了一种电子设备，可以包括：
[0041]处理器和上述存储器，其中，
[0042]所述处理器，与所述存储器相连接，用于通过所述存储器数据通信装置从所述存储器读取数据，或通过所述存储器数据通信装置向所述存储器写入数据。
[0043]相比现有技术，本专利技术实施例中提供的存储器数据通信装置至少包括以下有益效果：
[0044]本专利技术实施例提供的存储器数据通信装置，包括：存储单元侧端口、内存控制器、串行协议转换电路和处理器侧端口，充分利用引线键合技术，使得每个存储单元能够独立与通信装置进行数据通信。并结合串行协议转换电路将多个存储单元独立传输的数据信号处理成高速串行信号不仅大大减少了数据信号在上述通信装置中传输所需要的通道数，并且避免了多路信号在上述通信装置中传输时可能发生的串扰问题，在保证高带宽通信的基础上，极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于三维芯片的存储器数据通信装置，其特征在于，包括：存储单元侧端口、内存控制器、串行协议转换电路和处理器侧端口，其中，所述存储单元端口，用于与存储单元引线键合连接，以使每个所述存储单元能够独立与所述通信装置进行数据通信；所述内存控制器，与存储单元侧端口相连接，用于存储数据的处理及访问控制；所述串行协议转换电路，与所述内存控制器相连接，用于将所述内存控制器处理后的数据进行串行协议转换处理；所述处理器侧端口，与所述串行协议转换电路相连接，用于将串行协议转换处理后的数据与处理器进行通信。2.根据权利要求1所述的装置，其特征在于，还包括：解串电路，与所述串行协议转换电路相连接，用于将所述串行协议转换处理后的数据进行解串处理。3.根据权利要求2所述的装置，其特征在于，所述处理器侧端口为并行端口阵列。4.一种存储器数据通信方法，用于如权利要求1-3中任一项所述的存储器数据通信装置，其特征在于，包括：通过所述存储单元端口分别获取每个所述存储单元的存储数据；通过所述内存控制器获取所述存储数据并对所述存储数据进行处理，将处理后的数据发送至所述串行协议转换电路；通过所述串行协议转换电路对所述内存控制器处理后的数据进行串行协议转换，并由所述...

【专利技术属性】
技术研发人员：王嵩，张晨良子，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：