一种全面屏及其驱动方法技术

本发明专利技术涉及全面屏技术领域，特别涉及一种全面屏及其驱动方法，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线和多条栅极走线，一个像素单元配置两条栅极走线且位于两条栅极走线之间，第一子像素组中所有的TFT开关的栅极均与第一Demux走线电连接，第二子像素组中所有的TFT开关的栅极均与第二Demux走线电连接，第三子像素组中所有的TFT开关的栅极均与第三Demux走线电连接，每个TFT开关的输入端分别对应连接有一条源极走线，这样使得源极走线比普通显示屏少3倍，源极走线数量的减少，使IC的Y轴变得更窄，可省纯色画面的功耗，降低热效应带来的副作用，可增加显示屏的寿命。显示屏的寿命。显示屏的寿命。

【技术实现步骤摘要】
一种全面屏及其驱动方法


[0001]本专利技术涉及全面屏
，特别涉及一种全面屏及其驱动方法。

技术介绍

[0002]窄边框、全面屏的显示屏设计已成为主流，随着显示屏的广泛普及，从屏占比角度来看，2007年的初代iPhone屏占比仅为50％左右，后续几年内，手机屏占比在持续提升，但提升幅度不大。现有的显示屏，驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是IC(集成芯片，也作驱动单元)的一条源极走线(Source Line)对应面内一条数据走线(Data Line)，显示屏一条数据走线控制一种子像素，导致源极走线数量过多，使得IC的Y轴得不到减小，使显示屏功耗增加，同时又增加了驱动单元的制作成本。

技术实现思路

[0003]本专利技术所要解决的技术问题是：提供一种全面屏及其驱动方法。
[0004]为了解决上述技术问题，本专利技术采用的第一种技术方案为：
[0005]一种全面屏，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
[0006]每个所述像素单元包括从左至右依次排列的十八列子像素对，位于第一列的所述子像素对至第六列的子像素对划分为第一子像素组，位于第七列的所述子像素对至第十二列的子像素对划分为第二子像素组，位于第十三列的所述子像素对至第十八列的子像素对划分为第三子像素组，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线，所述第一子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第二子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第三子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关；
[0007]所述第一子像素组中所有的TFT开关的栅极均与第一Demux走线电连接，所述第二子像素组中所有的TFT开关的栅极均与第二Demux走线电连接，所述第三子像素组中所有的TFT开关的栅极均与第三Demux走线电连接，每个所述TFT开关的输入端分别对应连接有一条源极走线；
[0008]位于第n位置的TFT开关、第(n+6)位置的TFT开关和第(n+12)位置的TFT开关共用一条源极走线，其中n的取值为1或2或3或4或5或6。
[0009]本专利技术采用的第二种技术方案为：
[0010]一种全面屏的驱动方法，包括以下步骤：
[0011]步骤S1、在一个像素单元中，控制两条栅极走线中的一条栅极走线开启；
[0012]步骤S2、在一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至位于第一位置
至第六位置的数据走线连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输至位于第七位置至第十二位置的数据走线连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至位于第十三位置至第十八位置的数据走线连接的像素对中；
[0013]步骤S3、控制两条栅极走线中的另一条栅极走线开启；
[0014]步骤S4、在另一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至位于第一位置至第六位置的数据走线连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输至位于第七位置至第十二位置的数据走线连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至位于第十三位置至第十八位置的数据走线连接的像素对中；
[0015]步骤S5、循环步骤S1-S4，驱动每个像素单元。
[0016]本专利技术的有益效果在于：
[0017]本方案通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的第一子像素组、第二子像素组和第三子像素组中的TFT开关对应连接，采用Demux走线1：3的Layout方式，使得源极走线比普通显示屏少3倍，源极走线数量的减少，使IC的Y轴变得更窄，可省纯色画面的功耗，降低热效应带来的副作用，可增加显示屏的寿命；IC变得更窄，可使IC的内部器件变得更少，从而降低IC的制作成本；另一方面，由于IC变得更窄，显示屏预留给IC贴合的空间就会减少，这样可使显示屏的显示区域更大，从而使得显示屏可达到全面屏效果或者极窄边框的效果。
附图说明
[0018]图1为根据本专利技术的一种全面屏的结构示意图；
[0019]图2为根据本专利技术的一种全面屏的结构示意图；
[0020]图3为根据本专利技术的一种全面屏的源极走线S1的时序图；
[0021]图4为根据本专利技术的一种全面屏的源极走线S2的时序图；
[0022]图5为根据本专利技术的一种全面屏的源极走线S3的时序图；
[0023]图6为根据本专利技术的一种全面屏的源极走线S4的时序图；
[0024]图7为根据本专利技术的一种全面屏的源极走线S5的时序图；
[0025]图8为根据本专利技术的一种全面屏的源极走线S6的时序图；
[0026]图9为根据本专利技术的一种全面屏的驱动方法的步骤流程图；
[0027]标号说明：
[0028]1、像素单元。
具体实施方式
[0029]为详细说明本专利技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。
[0030]请参照图1，本专利技术提供的一种技术方案：
[0031]一种全面屏，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三
Demux走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
[0032]每个所述像素单元包括从左至右依次排列的十八列子像素对，位于第一列的所述子像素对至第六列的子像素对划分为第一子像素组，位于第七列的所述子像素对至第十二列的子像素对划分为第二子像素组，位于第十三列的所述子像素对至第十八列的子像素对划分为第三子像素组，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线，所述第一子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第二子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第三子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关；
[0033]所述第一子像素组中所有的TFT开关的栅极均与第一Demux走线电连接，所述第二子像素组中所有的TFT开关的栅极均与第二Demux走线电连接，所述第三子像素组中所有的TFT开关的栅极均与第三Demux走线电连接，每个所述TFT开关的输入端分别对应连接有一条源极走线；
[0034]位于第n位置的TFT开关、第(n+6)位置的TFT开关和第(n+12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全面屏，其特征在于，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；每个所述像素单元包括从左至右依次排列的十八列子像素对，位于第一列的所述子像素对至第六列的子像素对划分为第一子像素组，位于第七列的所述子像素对至第十二列的子像素对划分为第二子像素组，位于第十三列的所述子像素对至第十八列的子像素对划分为第三子像素组，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线，所述第一子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第二子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关，所述第三子像素组中所有的子像素对配置的数据走线分别对应连接有一个TFT开关；所述第一子像素组中所有的TFT开关的栅极均与第一Demux走线电连接，所述第二子像素组中所有的TFT开关的栅极均与第二Demux走线电连接，所述第三子像素组中所有的TFT开关的栅极均与第三Demux走线电连接，每个所述TFT开关的输入端分别对应连接有一条源极走线；位于第n位置的TFT开关、第(n+6)位置的TFT开关和第(n+12)位置的TFT开关共用一条源极走线，其中n的取值为1或2或3或4或5或6。2.根据权利要求1所述的全面屏，其特征在于，每列所述子像素对包括两个子像素，所述像素单元中的所有子像素以R、G和B的方式依次阵列排布。3.根据权利要求2所述的全面屏，其特征在于，每条所述数据走线连接两个相邻的子像素，每条所述数据走线...

【专利技术属性】
技术研发人员：谢建峰，熊克，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：