三维半导体存储器件制造技术

半导体存储器件包括设置在外围电路结构上并且在第一方向上彼此间隔开的水平图案。存储器结构设置在水平图案上。存储器结构包括源结构和电极结构。划分结构设置在第一方向上相邻的水平图案之间，并且被配置为将相邻的存储器结构的源结构彼此分开。蚀刻停止图案在低于源结构的高度的高度处设置在水平图案之间。蚀刻停止图案连接到划分结构的下部。刻停止图案连接到划分结构的下部。刻停止图案连接到划分结构的下部。

【技术实现步骤摘要】
三维半导体存储器件
[0001]相关申请的交叉引用
[0002]本申请要求于2019年8月2日向韩国专利局提交的韩国专利申请第10-2019-0094346号的优先权，其全部内容通过引用结合在此。


[0003]本专利技术构思涉及三维半导体存储器件及其制造方法，并且具体地，涉及高度集成的三维半导体存储器件及其制造方法。

技术介绍

[0004]消费者对提供优异性能并且相对便宜的电子器件的需求导致了对半导体设备的更高集成度的需求。在二维或平面半导体器件的情况下，由于它们的集成度主要由单位存储单元所占据的面积决定，因此集成度受精细图案形成技术的水平的极大影响。然而，增加图案精细度需要非常昂贵的设备，并且在图案精细度上存在实际限制。因此，近来提出了包括三维布置的存储单元的三维半导体存储器件。

技术实现思路

[0005]本专利技术构思的示例性实施方式提供一种具有增大的集成密度的三维半导体存储器件。
[0006]本专利技术构思的示例性实施方式提供一种在制造三维半导体存储器件的工艺中减少工艺失败的方法。
[0007]根据本专利技术构思的示例性实施方式，半导体存储器件包括设置在外围电路结构上并且在第一方向上彼此间隔开的水平图案。存储器结构设置在水平图案上。存储器结构包括源结构和电极结构。划分结构设置在第一方向上相邻的水平图案之间，并且被配置为将相邻的存储器结构的源结构彼此分开。蚀刻停止图案在低于源结构的高度的高度处设置在水平图案之间。蚀刻停止图案连接到划分结构的下部。
[0008]根据本专利技术构思的示例性实施方式，半导体存储器件包括设置在外围电路结构上并且彼此间隔开的水平图案，其中划分区域在第一方向上插置在水平图案之间。划分区域包括第一绝缘穿透层。存储器结构设置在水平图案上。存储器结构包括源结构和在源结构上的电极结构。垂直结构穿透电极结构并连接到源结构。划分结构设置在划分区域中，并且被配置为将相邻的存储器结构的源结构彼此分离。蚀刻停止图案设置在水平图案之间并且设置在低于水平图案的高度的高度处。蚀刻停止图案连接到划分结构的下部。穿透插塞被配置为将存储器结构连接到外围电路结构。源结构包括设置在水平图案上的第一导电源图案和设置在第一导电源图案与水平图案之间的第二导电源图案。第一导电源图案延伸到划分区域并且连接到划分结构的侧壁。
[0009]根据本专利技术构思的示例性实施方式，半导体存储器件可以包括设置在外围电路结构上并且在第一方向上彼此间隔开的水平图案。存储器结构设置在水平图案上。存储器结
构包括源结构和在源结构上的电极结构。划分结构设置在第一方向上相邻的水平图案之间。划分结构被配置为将相邻的存储器结构的源结构彼此分离。蚀刻停止图案设置在水平图案之间，并且连接到划分结构的下部。穿透插塞将存储器结构连接到外围电路结构。蚀刻停止图案设置在与水平图案的高度相同的高度处。
[0010]根据本专利技术构思的示例性实施方式，用于制造半导体存储器件的方法包括在衬底上形成外围电路结构。水平图案形成在外围电路结构上并且在第一方向上彼此间隔开。水平图案的一部分接触衬底的边缘。存储器结构形成在水平图案上。存储器结构包括源结构和在源结构上的电极结构。垂直结构被形成使得穿透电极结构并连接到源结构。划分结构形成在第一方向上相邻的水平图案之间。划分结构被配置为将相邻的存储器结构的源结构彼此分离。蚀刻停止图案形成在水平图案之间，并且设置在低于源结构的高度的高度处。蚀刻停止图案连接到划分结构的下部。水平图案被配置为将水平图案的表面上的电荷释放到半导体衬底。
附图说明
[0011]通过结合附图进行的以下简要描述，将更清楚地理解示例性实施方式。附图表示本文所述的非限制性的示例性实施方式。
[0012]图1是示出根据本专利技术构思的示例性实施方式的衬底的俯视图，该衬底包括集成在其上的三维半导体存储器件。
[0013]图2是示出根据本专利技术构思的示例性实施方式的三维半导体器件的透视图。
[0014]图3是示出根据本专利技术构思的示例性实施方式的三维半导体存储器件的俯视图。
[0015]图4A和图4B是示出根据本专利技术构思的示例性实施方式的三维半导体存储器件的单元阵列结构的俯视图。
[0016]图5是根据本专利技术构思的示例性实施方式的图4A的区域“Q”的放大俯视图。
[0017]图6至图8是根据本专利技术构思的示例性实施方式的分别沿图5的线I-I'、II-II'和III-III'截取的剖视图。
[0018]图9A是示出根据本专利技术构思的示例性实施方式的图8的部分“P”的放大剖视图。
[0019]图9B是示出根据本专利技术构思的示例性实施方式的图7的部分“R”的放大剖视图。
[0020]图10至图12是示出根据本专利技术构思的示例性实施方式的三维半导体存储器件的单元阵列结构的俯视图。
[0021]图13和图14是根据本专利技术构思的示例性实施方式的分别沿着图5的线I-I'和II-II'截取的三维半导体存储器件的剖视图。
[0022]图15、图18、图21和图24是剖视图，示出了根据本专利技术构思的示例性实施方式的沿图5的线I-I'截取的制造三维半导体存储器件的方法。
[0023]图16、图19、图22和图25是示出根据本专利技术构思的示例性实施方式的沿图5的线II-II'截取的制造三维半导体存储器件的方法的剖视图。
[0024]图17、图20、图23和图26是示出根据本专利技术构思的示例性实施方式的沿图5的线III-III'截取的制造三维半导体存储器件的方法的剖视图。
[0025]图27是根据本专利技术构思的示例性实施方式的沿图5的线II-II'截取的三维半导体存储器件的剖视图。
[0026]应当注意，这些附图旨在说明在某些示例性实施方式中使用的方法、结构和/或材料的一般特性，并补充以下提供的书面描述。但是，这些附图可能不是按比例绘制的，并且可能无法精确反映任何给定实施方式的精确结构特性或性能特性，并且不应解释为定义或限制由本专利技术构思的示例性实施方式所涵盖的值或性能的范围。例如，为了清楚起见，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在不同附图中使用相似或相同的附图标记旨在指示相似或相同的元件或特征的存在。
具体实施方式
[0027]图1是示出衬底的俯视图，根据本专利技术构思的示例性实施方式的三维半导体存储器件被集成在该衬底上。
[0028]参照图1，半导体衬底1(例如，晶片等)可以包括：芯片区10，包括形成在其上的半导体芯片；以及划线区20，位于芯片区10之间。在示例性实施方式中，半导体衬底1可以包括在两个不同方向(例如，第一方向D1和第二方向D2)上二维布置的多个离散芯片区。每个芯片区10可以被划线区20围绕。换句话说，划线区20可以设置在芯片区10中的在第一方向D1和/或第二方向D2上彼此相邻的每对相邻的芯片区10之间。尽管芯片区10在图1的示例性实施方式中示出为包括以行和列布置的多个正方形芯片区，但是本专利技术构思的示例性实施方式不限于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：水平图案，设置在外围电路结构上并在第一方向上彼此间隔开；设置在所述水平图案上的存储器结构，所述存储器结构包括源结构和电极结构；在所述第一方向上设置在相邻的水平图案之间的划分结构，所述划分结构被配置为将相邻的存储器结构的所述源结构彼此分离；以及蚀刻停止图案，设置在所述水平图案之间并且设置在比所述源结构的高度低的高度处，所述蚀刻停止图案连接到所述划分结构的下部。2.根据权利要求1所述的半导体存储器件，其中，所述蚀刻停止图案包括在所述第一方向上延伸的第一子图案和在与所述第一方向交叉的第二方向上延伸的第二子图案。3.根据权利要求2所述的半导体存储器件，其中：所述水平图案的每个包括平行于所述第一方向的第一边缘和平行于所述第二方向的第二边缘；所述第一子图案沿所述第一边缘延伸；以及所述第二子图案沿所述第二边缘延伸。4.根据权利要求2所述的半导体存储器件，其中：所述第一子图案包括多个第一子图案；所述第二子图案包括多个第二子图案；以及所述蚀刻停止图案具有由彼此交叉的所述多个第一子图案和所述多个第二子图案形成的网格形状。5.根据权利要求1所述的半导体存储器件，其中，所述蚀刻停止图案由相对于硅氧化物层和硅氮化物层具有蚀刻选择性的非金属材料形成。6.根据权利要求5所述的半导体存储器件，其中，所述蚀刻停止图案包括多晶硅。7.根据权利要求2所述的半导体存储器件，其中，所述蚀刻停止图案在所述第一方向上的宽度大于所述划分结构在所述第一方向上的宽度。8.根据权利要求2所述的半导体存储器件，其中，所述蚀刻停止图案在所述第二方向上的宽度大于所述划分结构在所述第二方向上的宽度。9.根据权利要求1所述的半导体存储器件，其中，所述划分结构具有条形或矩形形状。10.根据权利要求1所述的半导体存储器件，其中，所述蚀刻停止图案的顶表面位于比所述水平图案的底表面低的高度。11.根据权利要求1所述的半导体存储器件，其中：所述蚀刻停止图案的顶表面位于与所述水平图案的顶表面相同的高度；以及所述蚀刻停止图案的底表面位于与所述水平图案的底表面相同的高度。12.根据权利要求1所述的半导体存储器件，还包括：剩余模图案，设置在所述第一方向上相邻的水平图案之间以及在所述半导体存储器件的厚度的方向上在所述源结构与所...

【专利技术属性】
技术研发人员：沈在龙，安钟善，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：