可编程器件的位流并行生成方法及系统技术方案

本发明专利技术属于大规模集成电路电子设计技术领域。为缩短位流生成花费的时间，提高位流生成的效率，本发明专利技术提供了可编程器件的位流并行生成方法及系统，对位流模型文件和网表文件进行解析，对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算，将并行计算得到的配置数据合并，计算或更新所有全局配置比特点的配置数据，生成位流文件的文件头部信息和配置生成命令字信息，以及生成位流文件。本发明专利技术的方法及系统并行的位流生成技术，比传统的位流生成工具速度快，效率更高，更适用于现在的超大规模FPGA；通用性强，能够应用于多种结构的可编程器件，极大缩短了位流配置时间。极大缩短了位流配置时间。极大缩短了位流配置时间。

【技术实现步骤摘要】
可编程器件的位流并行生成方法及系统


[0001]本专利技术属于大规模集成电路电子设计
，特别涉及可编程器件的位流并行生成方法及系统。

技术介绍

[0002]可编程器件具有便于修改、上市时间快、设计灵活、成本低、生命周期长等特点，已在通信、汽车电子、工业控制等多个领域广泛应用。EDA工具是可编程器件设计和生产的必备工具，为集成电路行业提供了越来越重要的发展支撑。EDA工具的工作流程包括综合、映射、布局、布线、位流生成、编程下载、时序分析、IP集成管理和实时片上调试等。位流(bits)包含一个FPGA上所有可配置资源应该如何配置的全部信息，故位流的生成是决定FPGA功能的关键环节。
[0003]传统的位流生成工具采用串行计算，通过顺序解析布局布线之后得到的网表文件，根据网表信息和位流模型计算每个比特位的值。对于超大规模可编程器件设计来说，生成位流花费的时间超长，效率低下。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于缩短位流生成花费的时间，提高位流生成的效率。
[0005]为解决上述技术问题，本专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程器件的位流并行生成方法，其特征在于包括：对位流模型文件和网表文件进行解析和存储的步骤；该步骤中，解析位流模型文件获得全局配置比特点阵列和瓦片(tile)配置比特点阵列，全局配置比特点阵列中包括了全局配置比特点每个点位的布尔表达式，瓦片(tile)配置比特点阵列中包括了瓦片(tile)配置比特点每个点位的布尔表达式；解析网表文件获得瓦片(tile)配置属性列表和全局配置属性列表；将解析位流模型文件和网表文件获得的数据，建立索引分类别进行存储并设置为共享只读模式，以便提高并行生成位流时的读取效率以及方便数据共享；对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算的步骤；在该步骤中，先根据并行计算粒度将瓦片(tile)配置比特点阵列划分为一个个配置单元，然后并行启动P个计算子线程(P≥2)并，主线程从瓦片(tile)配置比特点阵列中取出未计算的配置单元分配给P个计算子线程并行计算，计算时计算子线程从瓦片(tile)配置比特点阵列中查询相应点位的布尔表达式，从瓦片(tile)配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，整个配置单元计算完毕后将该配置单元的配置数据反馈给主线程，并接收下一个配置单元进行计算，直到配置单元列表的所有配置单元都计算完毕；将并行计算得到的配置数据合并的步骤；该步骤中将各计算子线程反馈的配置数据合并，得到所有属于瓦片(tile)的配置比特点的配置数据；计算所有全局配置比特点的配置数据的步骤；该步骤中，计算时从全局配置比特点阵列中查询相应点位的布尔表达式，从全局配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，全局配置比特点阵列中的所有点位计算完毕后获得全局配置比特点的配置数据；生成位流文件的文件头部信息和配置生成命令字信息的步骤；生成位流文件的步骤，该步骤中根据位流文件格式要求将文件头部信息、配置生成命令字信息、所有全局配置比特点的配置数据和所有瓦片(tile)配置比特点的配置数据合...

【专利技术属性】
技术研发人员：白利琼，向明艳，鞠瑜华，周影，柴政，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：