用于非易失性存储介质的减少次数的擦除验证制造技术

存储阵列包括存储单元的多条字线，该存储单元的多条字线可以被选择性地充电到擦除电压或禁止电压。与存储阵列相关联的控制逻辑可以分阶段执行擦除验证。在第一次擦除验证上，控制逻辑可以将擦除块或子块的字线设置为第一擦除电压。在第二次擦除验证上，控制逻辑可以触发第二擦除脉冲并且将通过的字线设置为禁止电压，并且将失败字线设置为高于第一电压的第二擦除电压。禁止已经通过的字线可以减少字线之间的阈值电压差。字线之间的阈值电压差。字线之间的阈值电压差。

【技术实现步骤摘要】
【国外来华专利技术】用于非易失性存储介质的减少次数的擦除验证


[0001]本说明书总体上涉及非易失性存储器设备，具体而言，本说明书涉及存储设备的擦除操作。

技术介绍

[0002]某些非易失性存储器设备，例如基于NAND的存储体，执行擦除以恢复再利用(reclaim)存储块。擦除之后通常是擦除验证，以确保擦除已导致存储单元被正确地擦除。如果字线擦除验证失败，则系统可以进行另一次(pass)擦除，直到所有擦除的字线均通过擦除验证。
[0003]然而，不是所有的字线都将同时通过擦除。通过擦除验证的变化可能是由于各种因素，这些因素可以包括不同的操作条件(例如，温度、电压电平)、制造中的工艺变化、使用中的差异(即，单元已经经历的写入和擦除循环的不同次数)、或其它因素、或组合。如果在其擦除块中的另一字线未能通过前一次擦除，则字线传统上将被再次擦除。因此，字线传统上要经历额外的擦除循环，直到验证了最坏情况的擦除。
[0004]通常在较高电压下执行额外次数的擦除。已经通过擦除验证的字线或子块的额外擦除增加了已经通过的字线/子块的存储单元上的擦除应力。擦除已经通过的子块导致子块的“更深”擦除，这导致用于该子块的Vt更低。编程单元将单元Vt置于编程Vt(或PV)。PV电平是固定的，因此导致较低起始Vt的较深擦除经历较大Vt移位。由于单元耦合，较大Vt移位将导致到相邻单元的较多耦合，这引起相邻单元的Vt的较大误差。
附图说明
[0005]以下描述包括对具有通过实施方式的示例给出的图示的附图的讨论。附图应当作为示例而不是限制来理解。如本文所使用的，对一个或多个示例的引用将被理解为描述包括在本专利技术的至少一个实施方式中的特定特征、结构或特性。本文出现的诸如“在一个示例中”或“在替代示例中”的短语提供了本专利技术的实施方式的示例，并且不一定全部指代相同的实施方式。然而，它们也不一定是相互排斥的。
[0006]图1A是具有存储器设备的系统的示例的框图，其中可在具有选择性字线禁止的阶段中执行擦除验证。
[0007]图1B是图1A的系统的电路结构的示例的框图。
[0008]图2是存储器设备子块架构的示例的框图。
[0009]图3是擦除电压分布的示例的图示。
[0010]图4是用于提供具有对通过的子块的禁止的擦除验证的过程的示例的流程图。
[0011]图5A是用于利用遍次(pass)分开的偶数和奇数擦除验证提供具有对通过的字线的禁止的擦除验证的过程的示例的流程图。
[0012]图5B是用于利用遍次分开的偶数和奇数字线擦除验证提供具有通过字线禁止的擦除验证的过程的示例的流程图。
[0013]图6是在针对擦除验证的不同阶段提供字线或子块禁止的系统中的电压波形的实施例的视图。
[0014]图7是其中可以实现具有字线或子块禁止的擦除验证的计算系统的示例的框图。
[0015]图8是其中可以实现具有字线或子块禁止的擦除验证的移动设备的示例的框图。
[0016]以下是某些细节和实施方式的描述，包括可以示出一些或所有示例的附图的非限制性描述，以及其它可能的实施方式。
具体实施方式
[0017]如本文所述，存储阵列包括存储单元的多条字线，该存储单元分阶段利用增大的擦除电压被擦除。与存储阵列相关联的控制逻辑可以利用多次擦除来执行擦除验证，增大每一次上的擦除电压。代替在已经通过的字线上执行擦除操作，控制逻辑可施加用于后继遍次的擦除的禁止电压以防止在通过的子块或字线上执行擦除操作。在第一次擦除验证上，控制逻辑可以将擦除块或子块设置为第一擦除电压。在第二次擦除验证上，控制逻辑可以触发第二擦除脉冲并且设置用于通过子块或者字线的禁止电压，并且设置用于失败字线的高于第一擦除电压的第二擦除电压。禁止已经通过的字线可以减少字线的阈值电压(Vt)扩展。
[0018]在一个示例中，系统向字线施加电压以擦除字线的存储单元。擦除操作可被认为是包括存储单元的擦除和用于确保实际上擦除了存储单元的擦除验证。擦除操作可以替代地被认为是将电压施加到字线以擦除存储单元，并且擦除验证可以被认为是单独的操作。完整的擦除和擦除验证可以被称为系统执行的擦除算法。
[0019]在一个示例中，以3D(三维)NAND(非AND)子块的级别执行擦除验证。子块是指可以一起激活的一组存储单元。例如，子块可以包括共享或响应于公共信号的多列3D或堆叠式存储设备。在以子块级别执行擦除验证的系统中，系统可以逐子块地来验证擦除子块。通常，如果子块之一未通过，则系统将再次经历擦除和验证。由于不是所有的子块都将同时通过擦除，控制逻辑可以在后继遍次的擦除验证上将禁止电压施加到通过的子块。一次擦除验证是指在施加擦除电压之后将擦除验证电压施加到至少一条字线以验证擦除的一个或多个操作。
[0020]在一个示例中，系统逐子块地执行擦除验证，并且在下一擦除脉冲上增加擦除电压。在一个示例中，施加擦除脉冲、验证擦除和增加擦除电压的过程将连续，直到所有子块都已经通过验证。在一个示例中，对偶数和奇数字线分别执行擦除验证。因此，擦除操作可以首先在一组字线上执行，随后在另一组上执行。
[0021]存储设备的实验已经显示平均起来增加了所有子块通过擦除验证所需的擦除脉冲的数量。例如，最初需要2个脉冲以供所有子块通过擦除验证的存储设备在100次循环之后需要3个擦除脉冲。除了所需的擦除脉冲的数量从2增加到3之外，在第一脉冲之后失败的子块的数量在100次循环之后持续增加。向通过的字线施加禁止电压可以防止越来越多的字线随着器件老化而经受擦除脉冲应力。
[0022]在一个示例中，控制擦除过程的逻辑将通过的块设置为禁止电压，以防止对那些块执行另一擦除和验证。在一个示例中，逻辑在随后的擦除和验证上将通过的块设置为高电压。施加高电压可取消选择字线，且防止其接收擦除脉冲。将电压施加到通过的字线以防
止它们在通过擦除验证之后被擦除，可以减小擦除应力并减小Vt分布的扩散。
[0023]将理解，3D存储设备可具有在存储单元叠层的底部处的SGS(选择栅源极)信号线、以及在存储单元叠层的顶部处的SGD(选择栅漏极)信号线。存储单元叠层包括SGS和SGD之间的多条字线，所述多条字线由从SGD垂直穿过SGS延伸到源极的柱或沟道上的电荷来选择。在一个示例中，3D存储设备可以包括分段的SGS信号线，其有效地作为单独的SGS信号线操作以控制单独的存储单元叠层组的操作。组可以被称为子块。
[0024]SGD或SGS与源极之间的电压差或电压增量(delta)可在通道与字线的交叉处在存储单元上生成栅极诱发漏极泄漏(GIDL)电流。GIDL电流可以存在于SGS与源极具有电压差的任何存储单元叠层，不管所有存储单元叠层共享块中的公共SGS，还是利用分段SGS信号线将块划分为子块。该系统包括控制电路，其控制各种信号线上的电压。控制电路可以改变已经通过擦除验证的字线的SGD或SGS或两者上的电压。电压的改变可以减小电压增量，导致GIDL电流减小，这将引起柱的最小充电，导致对子块本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：存储阵列，包括存储单元的三维(3D)叠层，其中，所述3D叠层的信号线能够接收用于擦除操作的单独电压，所述单独电压包括擦除电压或禁止电压；以及用于对所述存储阵列的擦除块执行擦除验证的控制逻辑，包括对于第一擦除脉冲，针对所述3D叠层的存储单元设置第一擦除电压，以及对于第二擦除脉冲，针对在所述第一擦除脉冲上通过的存储单元设置所述禁止电压，并针对在所述第一擦除脉冲上失败的存储单元设置比所述第一电压高的第二擦除电压。2.根据权利要求1所述的装置，其中，所述擦除块包括子块，其中，多个子块被依次验证。3.根据权利要求2所述的装置，其中，所述子块包括由公共SGD(选择栅漏极)信号控制的存储单元的多个3D叠层的组，并且其中，执行所述擦除验证包括所述控制逻辑用于对具有单独的SGD信号和公共SGS(选择栅源极)信号的多个子块执行擦除验证。4.根据权利要求1所述的装置，其中，所述控制逻辑用于与奇数字线分开地在偶数字线上执行擦除验证。5.根据权利要求1所述的装置，其中，所述控制逻辑用于针对所述3D叠层的SGD(选择栅漏极)信号线设置所述禁止电压。6.根据权利要求1所述的装置，其中，所述控制逻辑用于针对所述3D叠层的公共SGS(选择栅源极)信号线设置所述禁止电压。7.根据权利要求1所述的装置，其中，所述控制逻辑用于针对所述3D叠层的字线设置所述禁止电压。8.根据权利要求1所述的装置，其中，所述第二擦除电压包括比所述第一擦除电压高3.5V的电压。9.根据权利要求1所述的装置，包括所述控制逻辑用于还生成具有比所述第二擦除电压高的第三擦除电压的第三擦除脉冲，并且对于所述第三擦除脉冲，针对在所述第一擦除脉冲或所述第二擦除脉冲上通过的存储单元设置所述禁止电压，并且针对在所述第二擦除脉冲上失败的存储单元设置所述第三擦除电压。10.根据权利要求1所述的装置，其中，所述3D叠层包括3D NAND存储单元的叠层。11.一种系统，包括：电压供应源，用于生成电压；以及固态驱动器(SSD)，包括：电路，用于接收所述电压并生成擦除电压和禁止电压；存...

【专利技术属性】
技术研发人员：侯春源，K，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：