半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成若干鳍部；在相邻所述鳍部之间形成隔离结构；在所述衬底及所述鳍部上形成掩膜层；去除所述第一区域的所述掩膜层，形成开口；沿所述开口去除所述第一区域的所述隔离结构；去除所述掩膜层；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述第一区域。采用本发明专利技术方法形成的半导体结构，可以降低半导体器件的导通电阻，提高击穿电压，从而提高半导体器件的性能。而提高半导体器件的性能。而提高半导体器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，功率集成电路(Power Integrated Circuit，PIC)不断在多个领域中使用，横向双扩散金属氧化物半导体晶体管(Laterally Double-diffused Metal Oxide Semiconductor，LDMOS)具有工作电压高、工艺简单、易于同互补金属氧化物半导体(Complementary Metal Oxide Semiconductors，CMOS)在工艺上兼容等特点而作为功率器件被广泛应用于功率集成电路中。
[0003]功率器件的源漏击穿电压(BVdss)和导通电阻(Ron)特性对于高效功率电路设计至关重要，一般而言，LDMOS器件在使用上需要较高的源漏击穿电压和低的导通电阻，以提高器件的效能。但是，LDMOS器件的导通电阻和击穿电压是矛盾的指标，如果导通电阻减小，击穿电压可能降低，反之亦然。
[0004]因此，如何通过合理的设计，在满足一定击穿电压的条件下，获得尽可能低的导通电阻以降低导通损耗是目前亟待解决的问题。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，使半导体器件具有较高的击穿电压和较低的导通电阻。
[0006]为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成若干鳍部；在相邻所述鳍部之间形成隔离结构；在所述衬底及所述鳍部上形成掩膜层；去除所述第一区域的所述掩膜层，形成开口；沿所述开口去除所述第一区域的所述隔离结构；去除所述掩膜层；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述第一区域。
[0007]可选的，所述掩膜层为氮化硅层或光阻层。
[0008]可选的，形成所述掩膜层的方法为化学气相沉积法。
[0009]可选的，形成所述开口的步骤包括：在所述掩膜层上形成光刻胶层；对所述光刻胶层进行光刻，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀去除所述第一区域的所述掩膜层；去除所述图形化的光刻胶层，形成开口。
[0010]可选的，刻蚀所述掩膜层的方法为干法刻蚀。
[0011]可选的，去除所述第一区域的所述隔离结构的工艺为干法刻蚀。
[0012]可选的，所述干法刻蚀的刻蚀气体包括CF4、C4F8或CHF3的其中一种或多种。
[0013]可选的，在形成隔离结构过程中，还包括：向所述鳍部及所述鳍部下的所述衬底内注入第一导电离子，形成漂移区；向所述漂移区一侧的所述鳍部及所述鳍部下的所述衬底内注入第二导电离子，形成第一掺杂区。
[0014]可选的，形成所述栅极结构后，还包括：在所述栅极结构一侧的所述鳍部内注入第
二导电离子，形成第二掺杂区，所述第二掺杂区位于所述漂移区上；在所述栅极结构两侧的所述鳍部内形成源区和漏区，所述第二掺杂区位于所述栅极结构和所述漏区之间。
[0015]可选的，所述第一导电离子和所述第二导电离子类型相反。
[0016]可选的，所述第一导电离子为N型离子，所述第二导电离子为P型离子。
[0017]利用上述方法形成的一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域；鳍部，位于所述衬底上；隔离结构，位于所述第二区域内的相邻所述鳍部之间；栅极结构，横跨所述鳍部，且所述栅极结构覆盖所述第一区域。
[0018]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0019]去除了所述第一区域的所述隔离结构，在后续形成栅极结构时，用栅极材料填补去除了所述隔离结构的所述第一区域，增加栅极与所述鳍部的接触面积，即增加了沟道的有效宽度，沟道宽度的增加使电流路径更宽，可以提高电流通过的能力，降低半导体器件的导通电阻，还可以避免发生电流拥挤效应，提高器件的可靠性。
[0020]进一步，在所述漂移区上方的所述鳍部内注入第二导电离子形成第二掺杂区，且第二导电离子与所述漂移区内的掺杂离子类型相反。一般来说，耗尽区越宽需要越高的击穿电压，所述第一掺杂区和所述漂移区形成耗尽区外，增加一次离子注入形成所述第二掺杂区，所述第二掺杂区也与所述漂移区形成耗尽区，使所述漂移区形成的耗尽区变宽，可以提高半导体器件的击穿电压。
附图说明
[0021]图1是现有鳍式半导体结构的结构示意图；
[0022]图2至图9是本专利技术半导体结构的形成方法第一实施例中各步骤对应的结构示意图，其中，图4是图3所示立体结构未表示隔离结构的侧视图；
[0023]图10是本专利技术半导体结构的形成方法第二实施例的结构示意图，是图8沿AA方向的剖面结构示意图；
[0024]图11是本专利技术半导体结构一实施例的立体结构示意图；
[0025]图12是图11沿BB方向的剖面结构示意图。
具体实施方式
[0026]由
技术介绍
可知，LDMOS器件在使用上需要较高的源漏击穿电压和低的导通电阻，以提高器件的效能。但是，LDMOS器件的导通电阻和击穿电压是矛盾的指标，如果导通电阻减小，击穿电压可能降低，反之亦然。
[0027]如图1所示，现有的鳍式LDMOS，在所述衬底1上形成鳍部2后，在相邻所述鳍部2之间形成隔离结构3，以此来隔离有源器件。形成所述隔离结构3后，形成横跨所述鳍部2的栅极结构4，且所述栅极结构覆盖所述隔离结构3。
[0028]上述结构的半导体器件，所述鳍部2的一部分被隔离材料所覆盖，后续形成的栅极结构4与所述鳍部2的接触面积较小，沟道的有效宽度较小，在后续工作过程中，电子从源极流向漏极时能通过的沟道宽度较窄，使导通电阻较大，电流的通过能力较弱，并且容易发生电流拥挤效应，影响半导体器件的可靠性。
[0029]为了能使半导体器件既有较高的击穿电压，又有较小的导通电阻，专利技术人经过研
究，提供了一种半导体结构的形成方法，在相邻所述鳍部之间形成隔离结构之后，去除第一区域的所述隔离结构，后续形成的栅极结构覆盖所述第一区域，栅极材料填充所述第一区域，增加了栅极结构与所述鳍部的接触面积，即沟道的有效宽度增加，可以提高电流的通过能力，降低导通电阻。
[0030]为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0031]第一实施例
[0032]图2至图9是本专利技术半导体结构的形成方法第一实施例中各步骤对应的结构示意图，其中，图4是图3所示立体结构未表示隔离结构的侧视图。
[0033]参考图2，提供衬底10，所述衬底10包括第一区域和第二区域。
[0034]本实施例中，所述衬底10为硅衬底；其他实施例中，所述衬底10还可以是以下所提到的材料中的至少一种：锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上锗化硅(SiGe本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成若干鳍部；在相邻所述鳍部之间形成隔离结构；在所述衬底及所述鳍部上形成掩膜层；去除所述第一区域的所述掩膜层，形成开口；沿所述开口去除所述第一区域的所述隔离结构；去除所述掩膜层；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述第一区域。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层为氮化硅层或光阻层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述掩膜层的方法为化学气相沉积法。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述开口的步骤包括：在所述掩膜层上形成光刻胶层；对所述光刻胶层进行光刻，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀去除所述第一区域的所述掩膜层；去除所述图形化的光刻胶层，形成开口。5.如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述掩膜层的方法为干法刻蚀。6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一区域的所述隔离结构的工艺为干法刻蚀。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述...

【专利技术属性】
技术研发人员：陈德艳，李茂，郑大燮，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：