高深宽比的超结功率半导体结构及其制造方法技术

技术编号:27109882 阅读:23 留言:0更新日期:2021-01-25 19:03
本发明专利技术涉及一种高深宽比的超结功率半导体结构及制造方法,包括漏极金属、位于漏极金属上的第一导电类型单晶硅衬底及位于第一导电类型单晶硅衬底上的第一导电类型第一单晶硅外延层,在所述第一导电类型第一单晶硅外延层内设置第二导电类型柱,所述第二导电类型柱由掺杂了第二导电类型杂质的导电多晶硅形成,本发明专利技术能够消除第二导电类型柱内的填充间隙,增强填充性能,改善器件的漏电问题,提升器件的可靠性。的可靠性。的可靠性。

【技术实现步骤摘要】
高深宽比的超结功率半导体结构及其制造方法


[0001]本专利技术涉及功率半导体结构及其制造方法,尤其是一种高深宽比的超结功率半导体结构及制造方法。

技术介绍

[0002]随着超结功率半导体的发展,器件的元胞尺寸不断的缩小,因此,在采用挖槽填充的方式制造超结功率半导体时,挖槽的开口尺寸也不断的减小,目前,由于挖槽尺寸过小,深度过大,沟槽的填充变得越来越困难,生产的器件的性能的波动很大,对量产非常不利。
[0003]如图17所示,以现有的N型超结功率半导体器件为例,包括漏极金属、位于漏极金属上的N型衬底及位于N型衬底上的N型外延层,在所述N型外延层内设置P型柱,在相邻的P型柱之间设置N型柱,在P型柱的上方设有P型体区,在P型体区内设有N型源区和P型源区,在N型柱的上方设有栅氧层,在所述栅氧层的上方设有栅极多晶硅,在所述栅极多晶硅以及P型体区的上方设有绝缘介质层,源极金属覆盖器件表面,所述源极金属通过通孔与N型源区、P型源区欧姆接触,在所述P型柱内存在填充间隙,这会打破器件内部的电荷平衡,容易导致器件漏电增加,导致器件的可靠性下降。

技术实现思路

[0004]本专利技术的目的在于克服现有技术中存在的不足,提供一种高深宽比的超结功率半导体结构及其制造方法,消除P型柱内的填充间隙,增强填充性能,改善器件的漏电问题,提升器件的可靠性。本专利技术采用的技术方案是:一种高深宽比的超结功率半导体结构,其中,包括漏极金属、位于漏极金属上的第一导电类型单晶硅衬底及位于第一导电类型单晶硅衬底上的第一导电类型第一单晶硅外延层,在所述第一导电类型第一单晶硅外延层内设置第二导电类型柱,在相邻的第二导电类型柱之间设置第一导电类型单晶硅柱,在所述第二导电类型柱的上方设有第二导电类型单晶硅体区,在所述的第二导电类型单晶硅体区内设有第一导电类型单晶硅源区和第二导电类型单晶硅源区,在第一导电类型单晶硅柱的上方设有栅氧层,在所述栅氧层的上方设有栅极多晶硅,在所述栅极多晶硅以及第二导电类型单晶硅体区的上方设有绝缘介质层,所述绝缘介质层的表面覆盖源极金属,所述源极金属通过绝缘介质层内的通孔与第一导电类型单晶硅源区、第二导电类型单晶硅源区欧姆接触,所述第二导电类型柱由掺杂了第二导电类型杂质的导电多晶硅形成。
[0005]优选的是,所述的高深宽比的超结功率半导体结构,其中,所述第二导电类型柱与第二导电类型单晶硅体区之间设有导电单晶硅阱区,所述导电单晶硅阱区由掺杂了导电杂质的单晶硅形成。
[0006]优选的是,所述的高深宽比的超结功率半导体结构,其中,所述第二导电类型柱与第二导电类型单晶硅体区之间设有第一导电类型第二单晶硅外延层,所述第一导电类型第二单晶硅外延层由掺杂了第一导电类型杂质的单晶硅组成。
[0007]优选的是,所述的高深宽比的超结功率半导体结构,其中,对于N型功率半导体器件,所述第一导电类型为N型导电,所述第二导电类型为P型导电;对于P型功率半导体器件,所述第一导电类型为P型导电,所述第二导电类型为N型导电。
[0008]优选的是,所述的高深宽比的超结功率半导体结构的制造方法,其中,包括以下步骤:步骤一:在第一导电类型单晶硅衬底上形成第一导电类型第一单晶硅外延层,然后选择性刻蚀出深沟槽;步骤二:淀积第二导电类型多晶硅,将步骤一中的深沟槽填充满;步骤三:研磨去除掉第一导电类型第一单晶硅外延层上方的第二导电类型多晶硅,然后刻蚀深沟槽内部分的第二导电类型多晶硅,形成第二导电类型柱;步骤四:在器件表面生长导电外延层,将深沟槽彻底填满;步骤五:研磨去除掉第一导电类型第一单晶硅外延层上方的导电外延层;步骤六:在导电单晶硅阱区内选择性的注入第二导电类型杂质,退火后形成第二导电类型单晶硅体区;步骤七:在第一导电类型第一单晶硅外延层和第二导电类型单晶硅体区上方形成栅氧层;步骤八:淀积导电多晶硅;步骤九:选择性刻蚀导电多晶硅,形成栅极多晶硅,然后选择性注入第一导电类型杂质,激活后形成第一导电类型单晶硅源区;步骤十:淀积绝缘介质层;步骤十一:选择性刻蚀绝缘介质层与半导体,形成通孔,选择性注入第二导电类型杂质,激活后形成第二导电类型单晶硅源区;步骤十二:形成源极金属和漏极金属。
[0009]优选的是,所述的一种高深宽比的超结功率半导体结构的制造方法,其中,包括以下步骤:步骤一:在第一导电类型单晶硅衬底上形成第一导电类型第一单晶硅外延层,然后选择性刻蚀出深沟槽;步骤二:淀积第二导电类型多晶硅,将步骤一中的深沟槽填充满;步骤三:研磨去除掉第一导电类型第一单晶硅外延层上方的第二导电类型多晶硅,形成第二导电类型柱和第一导电类型单晶硅柱;步骤四:在器件表面生长第一导电类型第二单晶硅外延层;步骤五:在第一导电类型第二单晶硅外延层内选择性的注入第二导电类型杂质,退火后形成第二导电类型单晶硅体区;步骤六:在第一导电类型第二单晶硅外延层和第二导电类型单晶硅体区上方形成栅氧层;步骤七:淀积导电多晶硅;步骤八:选择性刻蚀导电多晶硅,形成栅极多晶硅,然后选择性注入第一导电类型杂质,激活后形成第一导电类型单晶硅源区;步骤九:淀积绝缘介质层;
步骤十:选择性刻蚀绝缘介质层与半导体,形成通孔,选择性注入第二导电类型杂质,退火后形成第二导电类型单晶硅源区;步骤十一:形成源极金属和漏极金属。
[0010]本专利技术的优点在于:本专利技术提供的高深宽比的超结功率半导体结构及其制造方法,与现有技术相比,本专利技术结构的第二导电类型柱内不存在填充间隙,器件的填充性能良好,降低器件的漏电,提升器件的可靠性。
附图说明
[0011]图1为本专利技术刻蚀出深沟槽的剖视结构示意图。
[0012]图2为本专利技术采用第二导电类型多晶硅填充满深沟槽的剖视结构示意图。
[0013]图3为本专利技术刻蚀部分第二导电类型多晶硅,形成第二导电类型柱与第一导电类型柱的剖视结构示意图。
[0014]图4为本专利技术形成导电外延层并填充满深沟槽的剖视结构示意图。
[0015]图5为本专利技术刻蚀完第一导电类型柱上方的导电外延层的剖视结构示意图。
[0016]图6为本专利技术形成第二导电类型体区的剖视结构示意图。
[0017]图7为本专利技术形成栅氧层的剖视结构示意图。
[0018]图8为本专利技术形成栅极多晶硅的剖视结构示意图。
[0019]图9为本专利技术形成第一导电类型源区的剖视结构示意图。
[0020]图10为本专利技术形成绝缘介质层的剖视结构示意图。
[0021]图11为本专利技术形成通孔与第二导电类型源区的剖视结构示意图。
[0022]图12为本专利技术形成源极金属与漏极金属的剖视结构示意图。
[0023]图13为本专利技术的第二种实施例形成第二导电类型柱与第一导电类型柱的剖视结构示意图。
[0024]图14为本专利技术的第二种实施例形成第一导电类型第二单晶硅外延层的剖视结构示意图。
[0025]图15为本专利技术的第二种实施例形成第二导电类型体区的剖视结构示意图。
[0026]图16为本专利技术的第二种实施的剖视结构示意图。
[0本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种高深宽比的超结功率半导体结构,包括漏极金属(1)、位于漏极金属(1)上的第一导电类型单晶硅衬底(2)及位于第一导电类型单晶硅衬底(2)上的第一导电类型第一单晶硅外延层(3),在所述第一导电类型第一单晶硅外延层(3)内设置第二导电类型柱(4),在相邻的第二导电类型柱(4)之间设置第一导电类型单晶硅柱(5),在所述第二导电类型柱(4)的上方设有第二导电类型单晶硅体区(7),在所述的第二导电类型单晶硅体区(7)内设有第一导电类型单晶硅源区(8)和第二导电类型单晶硅源区(13),在第一导电类型单晶硅柱(5)的上方设有栅氧层(9),在所述栅氧层(9)的上方设有栅极多晶硅(10),在所述栅极多晶硅(10)以及第二导电类型单晶硅体区(7)的上方设有绝缘介质层(11),所述绝缘介质层(11)的表面覆盖源极金属(12),所述源极金属(12)通过绝缘介质层(11)内的通孔与第一导电类型单晶硅源区(8)、第二导电类型单晶硅源区(13)欧姆接触,其特征在于,所述第二导电类型柱(4)由掺杂了第二导电类型杂质的导电多晶硅形成。2.如权利要求1所述的高深宽比的超结功率半导体结构,其特征在于,所述第二导电类型柱(4)与第二导电类型单晶硅体区(7)之间设有导电单晶硅阱区(6),所述导电单晶硅阱区(6)由掺杂了导电杂质的单晶硅形成。3.如权利要求1所述的高深宽比的超结功率半导体结构,其特征在于,所述第二导电类型柱(4)与第二导电类型单晶硅体区(7)之间设有第一导电类型第二单晶硅外延层(14),所述第一导电类型第二单晶硅外延层(14)由掺杂了第一导电类型杂质的单晶硅组成。4.如权利要求1所述的高深宽比的超结功率半导体结构,其特征在于,对于N型功率半导体器件,所述第一导电类型为N型导电,所述第二导电类型为P型导电;对于P型功率半导体器件,所述第一导电类型为P型导电,所述第二导电类型为N型导电。5.根据权利要求2所述的高深宽比的超结功率半导体结构的制造方法,其特征在于,包括以下步骤:步骤一:在第一导电类型单晶硅衬底(2)上形成第一导电类型第一单晶硅外延层(3),然后选择性刻蚀出深沟槽;步骤二:淀积第二导电类型多晶硅,将步骤一中的深沟槽填充满;步骤三:研磨去除...

【专利技术属性】
技术研发人员:朱袁正周锦程黄韵娜
申请(专利权)人:无锡新洁能股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1