包括子采样电路的锁相环（PLL）电路和时钟发生器制造技术

提供一种锁相环(PLL)电路和包括子采样电路的时钟发生器。所述PLL电路包括：压控振荡器，被配置为生成输出时钟；以及子采样PLL电路，被配置为：从所述压控振荡器接收所生成的所述输出时钟作为反馈，并且对接收到的所述输出时钟执行锁相操作。所述子采样PLL电路包括缓冲器，所述缓冲器被配置为缓冲接收到的所述输出时钟，所述子采样PLL电路还被配置为：基于所述缓冲器的特性随工艺、电压和温度(PVT)变化的变化，适应性地调整内部信号，以保持所述子采样PLL电路的环路带宽。子采样PLL电路的环路带宽。子采样PLL电路的环路带宽。

【技术实现步骤摘要】
包括子采样电路的锁相环(PLL)电路和时钟发生器
[0001]相关申请的交叉引用
[0002]本申请基于并且要求于2019年7月18日向韩国知识产权局提交的韩国专利申请No.10-2019-0087095的优先权，通过引用将所述韩国专利申请的全部公开内容合并于此。


[0003]本公开涉及包括用于锁定时钟的相位的子采样锁相环(PLL)电路的锁相环(PLL)电路和时钟发生器。

技术介绍

[0004]PLL电路或包括PLL电路的时钟发生器可以生成锁相时钟信号。例如，时钟信号可以用于通过发送器发送数据或通过接收器恢复数据。在这种情况下，PLL电路可以包括环形PLL电路、电感器-电容器(LC)-PLL电路等。
[0005]近来已经将一种通过子采样对时钟的相位进行锁定来改善噪声特性的技术应用于PLL电路。在此，PLL电路包括缓冲电路，该缓冲电路用于在子采样操作期间防止振荡器(例如，压控振荡器)的瞬时相位失真。由于缓冲电路通常包括互补金属氧化物半导体(CMOS)晶体管，因此缓冲电路容易受到工艺、电压和温度(PVT)变化的影响，因此随PVT变化缓冲电路可能会改变PLL电路的环路带宽。

技术实现思路

[0006]根据实施例，一种锁相环(PLL)电路包括：压控振荡器，被配置为生成输出时钟；以及子采样PLL电路，被配置为：从所述压控振荡器接收所生成的所述输出时钟作为反馈，并且对接收到的所述输出时钟执行锁相操作。所述子采样PLL电路包括缓冲器，所述缓冲器被配置为缓冲接收到的所述输出时钟，所述子采样PLL电路还被配置为：基于所述缓冲器的特性随工艺、电压和温度(PVT)变化的变化，适应性地调整内部信号，以保持所述子采样PLL电路的环路带宽。
[0007]根据实施例，一种锁相环(PLL)电路包括：压控振荡器，被配置为生成输出时钟；以及子采样PLL电路，被配置为对所生成的所述输出时钟执行锁相操作。所述子采样PLL电路包括：缓冲器，被配置为缓冲所生成的所述输出时钟；以及副缓冲器，用于检测所述缓冲器的特性随工艺、电压和温度(PVT)变化的变化。所述子采样PLL电路还被配置为：生成反映所述副缓冲器的特性的比较电压信号；并且基于所生成的所述比较电压信号，适应性地调整内部信号的脉冲宽度，以保持所述子采样PLL电路的环路带宽。
[0008]根据实施例，一种时钟发生器包括：压控振荡器，被配置为生成输出时钟；辅助锁相环(PLL)电路，被配置为对所生成的所述输出时钟执行初级锁相操作；以及子采样PLL电路，被配置为在所述初级锁相操作被执行之后，对所述输出时钟执行次级锁相操作。所述子采样PLL电路还包括：缓冲器，被配置为缓冲所生成的所述输出时钟；副缓冲器，被配置为具有与所述缓冲器的特性相同的特性，并且缓冲参考时钟；特性检测器，被配置为：基于被缓
冲的所述参考时钟，检测所述缓冲器的所述特性随工艺、电压和温度(PVT)变化的变化；以及脉冲发生器，被配置为生成脉冲信号，所述脉冲信号具有基于检测到的所述缓冲器的所述特性的变化被调整了的脉冲宽度。
附图说明
[0009]图1是示出根据实施例的时钟发生器的框图。
[0010]图2是用于描述根据实施例的锁相操作的流程图。
[0011]图3是用于详细描述图2的操作S20的流程图。
[0012]图4示出了用于描述环路带宽随PVT变化而改变的曲线图。
[0013]图5A是示出根据实施例的时钟发生器的另一示例的框图。
[0014]图5B是示出图5A的跨导电路的电路图。
[0015]图6A和图6B是用于详细描述根据实施例的包括在子采样PLL电路中的组件的电路图。
[0016]图7是用于描述图6A和图6B的子采样PLL电路的操作的定时图。
[0017]图8是用于详细描述根据实施例的包括在子采样PLL电路中的组件的另一示例的电路图。
[0018]图9是示出根据实施例的时钟发生器的另一实施例的框图。
[0019]图10是用于描述根据实施例的锁相操作的另一示例的流程图。
[0020]图11是用于描述根据实施例的时钟发生器的最佳环路带宽跟踪操作的曲线图。
[0021]图12是用于描述根据实施例的锁相操作的另一示例的流程图。
[0022]图13是用于描述根据实施例的最佳环路带宽跟踪操作的另一示例的曲线图。
[0023]图14是示出根据实施例的无线通信设备的框图。
[0024]图15是示出根据实施例的包括用于执行对时钟的锁相操作的时钟发生器的通信设备的示图。
具体实施方式
[0025]实施例提供了一种锁相环(PLL)电路和时钟发生器，其能够将时钟发生器或PLL电路的环路带宽调整为恒定的或通过跟踪根据噪声特性的变化而变化的环路带宽来生成可靠的时钟。
[0026]图1是示出根据实施例的时钟发生器的框图。
[0027]参照图1，时钟发生器10可以包括锁相环(PLL)电路PLL_CKT，并且PLL电路PLL_CKT可以包括辅助PLL电路20、子采样PLL电路30和压控振荡器(VCO)40。在下文中，可以以诸如环形振荡器或电感器-电容器(LC)振荡器的各种配置来实现VCO 40。
[0028]辅助PLL电路20可以从VCO 40接收输出时钟(或振荡信号)作为反馈，并执行初级锁相操作。在下文中，初级锁相操作可以表示用于将子采样PLL电路30的输出时钟的相位与参考时钟的相位之间的相位差定位在输出时钟的次级锁相操作的锁定范围内的锁相操作。换句话说，在子采样PLL电路30的次级锁相操作之前执行初级锁相操作，并且初级锁相操作也可以被称为辅助锁相操作。即，由辅助PLL电路20执行的初级锁相操作可以定义为辅助锁相操作。将参考图5A描述辅助PLL电路20的详细配置和操作。
[0029]子采样PLL电路30可以包括缓冲电路(Buf)31和环路带宽(BW)管理电路32。子采样PLL电路30可以从VCO 40接收输出时钟(来自辅助PLL电路20的被初级锁相的输出时钟)作为反馈，并且通过使用该输出时钟来执行子采样。在这种情况下，缓冲电路31可以具有用于接收输出时钟并防止在子采样操作期间可能发生的VCO 40的相位失真的配置。由子采样PLL电路30执行的锁相操作可以定义为子采样锁相操作。
[0030]环路带宽管理电路32基于会随工艺、电压和温度(PVT)变化而变化的缓冲电路31的特性，适应性地调整用于子采样操作的内部信号，从而保持子采样PLL电路30(或PLL电路PLL_CKT)的环路带宽。根据子采样PLL电路30(或PLL电路PLL_CKT)的噪声特性来确定环路带宽。下面将参照图4给出其详细描述。
[0031]在实施例中，缓冲电路31的特性可以包括经过缓冲电路31的输出时钟的压摆率(slew rate)。在下文中，经过缓冲电路31的输出时钟的压摆率可以与作为同一定义的缓冲电路31的压摆率互换使用。在这种情况下，环路带宽管理电路32可以检测缓冲电路31的压摆率，并且本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环电路，包括：压控振荡器，被配置为生成输出时钟；以及子采样锁相环电路，被配置为：从所述压控振荡器接收所生成的所述输出时钟作为反馈，并且对接收到的所述输出时钟执行锁相操作，其中，所述子采样锁相环电路包括缓冲器，所述缓冲器被配置为缓冲接收到的所述输出时钟，其中，所述子采样锁相环电路还被配置为：基于所述缓冲器的特性随工艺、电压和温度变化的变化，适应性地调整内部信号，以保持所述子采样锁相环电路的环路带宽。2.根据权利要求1所述的锁相环电路，其中，所述子采样锁相环电路还包括与所述缓冲器对应的副缓冲器，其中，所述子采样锁相环电路还被配置为：使用所述副缓冲器，检测所述缓冲器的所述特性的变化；并且基于检测到的所述缓冲器的所述特性的变化，调整所述内部信号。3.根据权利要求1所述的锁相环电路，其中，所述缓冲器的所述特性为所述缓冲器的压摆率。4.根据权利要求3所述的锁相环电路，其中，所述子采样锁相环电路还被配置为：基于所述缓冲器的所述压摆率增加，调整所述内部信号以减小所述子采样锁相环电路的环路增益；并且基于所述缓冲器的所述压摆率减小，调整所述内部信号以增加所述子采样锁相环电路的所述环路增益。5.根据权利要求1所述的锁相环电路，其中，所述子采样锁相环电路还包括：副缓冲器，被配置为缓冲参考时钟，所述副缓冲器对应于所述缓冲器；特性检测器，被配置为基于被缓冲的所述参考时钟和采样电压信号来检测所述副缓冲器的所述特性的变化；以及脉冲发生器，被配置为基于检测到的所述副缓冲器的所述特性来生成所述内部信号。6.根据权利要求5所述的锁相环电路，其中，所述子采样锁相环电路还包括：采样器，被配置为：基于所述参考时钟对由所述缓冲器缓冲的所述输出时钟进行采样，并且基于采样后的所述输出时钟生成所述采样电压信号；跨导电路，被配置为基于所生成的所述采样电压信号生成采样电流信号；以及电荷泵电路，被配置为：基于调整后的所述内部信号和所生成的所述采样电流信号来执行电荷泵送操作，以生成施加到所述压控振荡器的电压控制信号。7.根据权利要求6所述的锁相环电路，其中，所述电荷泵电路进一步被配置为：在调整后的所述内部信号的高电平脉冲时段内执行所述电荷泵送操作。8.根据权利要求5所述的锁相环电路，其中，所述子采样锁相环电路还包括采样器，所述采样器被配置为：基于所述参考时钟，对由所述缓冲器缓冲的所述输出时钟进行采样；并且基于采样后的所述输出时钟，生成所述采样电压信号。
9.根据权利要求5所述的锁相环电路，其中，所述子采样锁相环电路还包括参考电压生成电路，所述参考电压生成电路被配置为基于电源电压生成下降电压信号作为所述采样电压信号。10.根据权利要求5所述的锁相环电路，其中，所述特性检测器还包括：电容器，被配置为基于被缓冲的所述参考时钟生成反映所述副缓冲器的所述特性的比较电压信号；以及比较电路，被配置为将所生成的所述比较电压信号与所述采样电压信号进行比较，以生成检测结果信号。11.根据权利要求10所述的锁相环电路，其中，所述电容器的电容是基于所述环路带宽确定的。12.根据权利要求5所述的锁相环电路，其中，所述脉冲发生器还包括抖动电...

【专利技术属性】
技术研发人员：郑在洪，郑相敦，吴承贤，李京珉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：