一种带温度补偿的电流基准电路制造技术

本实用新型专利技术公开了一种带温度补偿的电流基准电路，包括正温度系数电流生成电路和负温度系数电流生成电路。正温度系数电流生成电路在工作时生成正温度系数电流；负温度系数电流生成电路在工作时生成负温度系数电流，以将负温度系数电流与正温度系数电流叠加得到一个温度系数低于预设系数阈值的基准电流。可见，本申请同时获取正温度系数电流和负温度系数电流，并将正温度系数电流和负温度系数电流叠加，以得到一个低温度系数的基准电流，即通过温度补偿来提高基准电流的精度，从而提高电流基准电路所应用的集成电路的精度和稳定性。

【技术实现步骤摘要】
一种带温度补偿的电流基准电路
本技术涉及恒流源领域，特别是涉及一种带温度补偿的电流基准电路。
技术介绍
基准电流源作为模拟集成电路的关键电路单元，在模拟集成电路中被广泛使用。目前，在实际应用中，通常要求基准电流源与电源电压无关，部分应用中还要求基准电流源能够满足低温度系数、低电压工作及低功耗等特性。但是，现有的基准电流源通常采用PATA(proportionaltoabsolutetemperature，与绝对温度成正比)电流源，PATA电流源是指输出电流大小与绝对温度成正比例关系的电流源，其会受温度影响而输出精度较低的基准电流，从而影响到整个集成电路的精度和稳定性。因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
技术实现思路
本技术的目的是提供一种带温度补偿的电流基准电路，同时获取正温度系数电流和负温度系数电流，并将正温度系数电流和负温度系数电流叠加，以得到一个低温度系数的基准电流，即通过温度补偿来提高基准电流的精度，从而提高电流基准电路所应用的集成电路的精度和稳定性。为解决上述技术问题，本技术提供了一种带温度补偿的电流基准电路，包括：正温度系数电流生成电路，用于在工作时生成正温度系数电流；与所述正温度系数电流生成电路连接的负温度系数电流生成电路，用于在工作时生成负温度系数电流，以将所述负温度系数电流与所述正温度系数电流叠加得到一个温度系数低于预设系数阈值的基准电流。优选地，所述正温度系数电流生成电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第一电阻；其中：所述第三晶体管的第一电极、所述第四晶体管的第一电极及所述第五晶体管的第一电极均接入直流电压，所述第三晶体管的控制极分别与所述第四晶体管的控制极及所述第五晶体管的控制极连接；所述第三晶体管的第二电极分别与所述第一晶体管的第二电极、所述第一晶体管的控制极及所述第二晶体管的控制极连接，所述第一晶体管的第一电极与所述第六晶体管的第二电极连接，所述第六晶体管的第一电极及自身控制极均接地；所述第四晶体管的第二电极分别与自身控制极和所述第二晶体管的第二电极连接，所述第二晶体管的第一电极与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第七晶体管的第二电极连接，所述第七晶体管的第一电极及自身控制极均接地；所述第五晶体管的第二电极输出所述正温度系数电流；其中，第一晶体管和第二晶体管为镜像晶体管结构，二者结构比例为1:1；第三晶体管至第五晶体管为镜像晶体管结构，三者结构比例为1:1:1；第七晶体管与第六晶体管的结构比例为n:1，n为大于1的整数；第一晶体管和第二晶体管均为控制极输入高电平导通、低电平截止的晶体管；第三晶体管至第七晶体管均为控制极输入低电平导通、高电平截止的晶体管。优选地，所述第一晶体管和所述第二晶体管均为NMOS管；其中，所述NMOS管的源极作为第一/第二晶体管的第一电极，所述NMOS管的漏极作为第一/第二晶体管的第二电极，所述NMOS管的栅极作为第一/第二晶体管的控制极；所述第三晶体管、所述第四晶体管及所述第五晶体管均为PMOS管；其中，所述PMOS管的源极作为第三/第四/第五晶体管的第一电极，所述PMOS管的漏极作为第三/第四/第五晶体管的第二电极，所述PMOS管的栅极作为第三/第四/第五晶体管的控制极；所述第六晶体管和所述第七晶体管均为PNP型三极管；其中，所述PNP型三极管的集电极作为第六/第七晶体管的第一电极，所述PNP型三极管的发射极作为第六/第七晶体管的第二电极，所述PNP型三极管的基极作为第六/第七晶体管的控制极。优选地，所述负温度系数电流生成电路包括第八晶体管、第九晶体管、第十晶体管及第二电阻；其中：所述第八晶体管的第一电极和所述第九晶体管的控制极均接入所述正温度系数电流生成电路输出的正温度系数电流，所述第八晶体管的第二电极接地，所述第八晶体管的控制极分别与所述第九晶体管的第二电极、所述第十晶体管的控制极及所述第二电阻的第一端连接，所述第九晶体管的第一电极和所述第十晶体管的第一电极连接且连接点输入所述基准电流，所述第十晶体管的第二端和所述电阻的第二端均接地；其中，第八晶体管和第十晶体管为镜像晶体管结构，二者结构比例为1:1，且二者控制极电压为负温度系数电压；第八晶体管至第十晶体管均为控制极输入高电平导通、低电平截止的晶体管。优选地，所述第八晶体管和所述第十晶体管均为NPN型三极管；其中，所述NPN型三极管的集电极作为第八/第十晶体管的第一电极，所述NPN型三极管的发射极作为第八/第十晶体管的第二电极，所述NPN型三极管的基极作为第八/第十晶体管的控制极。优选地，所述负温度系数电流生成电路还包括第十一晶体管；其中：所述第十一晶体管的第二电极与所述第十晶体管的第一电极连接，所述第十一晶体管的控制极与所述第九晶体管的控制极连接，所述第十一晶体管的第一电极和所述第九晶体管的第一电极连接且连接点输入所述基准电流；其中，第十一晶体管为控制极输入高电平导通、低电平截止的晶体管。优选地，所述第九晶体管和所述第十一晶体管均为NPN型三极管或NMOS管；其中，NPN型三极管的集电极或NMOS管的漏极作为第九/第十一晶体管的第一电极，NPN型三极管的发射极或NMOS管的源极作为第九/第十一晶体管的第二电极，NPN型三极管的基极或NMOS管的栅极作为第九/第十一晶体管的控制极。优选地，所述第二电阻为温度系数低于一定值的电阻或正温度系数电阻。本技术提供了一种带温度补偿的电流基准电路，包括正温度系数电流生成电路和负温度系数电流生成电路。正温度系数电流生成电路在工作时生成正温度系数电流；负温度系数电流生成电路在工作时生成负温度系数电流，以将负温度系数电流与正温度系数电流叠加得到一个温度系数低于预设系数阈值的基准电流。可见，本申请同时获取正温度系数电流和负温度系数电流，并将正温度系数电流和负温度系数电流叠加，以得到一个低温度系数的基准电流，即通过温度补偿来提高基准电流的精度，从而提高电流基准电路所应用的集成电路的精度和稳定性。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例提供的一种带温度补偿的电流基准电路的结构示意图；图2为本技术实施例提供的一种正温度系数电流生成电路的结构示意图；图3为本技术实施例提供的第一种负温度系数电流生成电路的结构示意图；图4为本技术实施例提供的第二种负温度系数电流生成电路的结构示意图；图5为本技术实施例提供的第三种负温度系数电流生成电路的结构示意图；图6为本技术实施例提供的第四种负温度系数电流生成电路的结本文档来自技高网...

【技术保护点】
1.一种带温度补偿的电流基准电路，其特征在于，包括：/n正温度系数电流生成电路，用于在工作时生成正温度系数电流；/n与所述正温度系数电流生成电路连接的负温度系数电流生成电路，用于在工作时生成负温度系数电流，以将所述负温度系数电流与所述正温度系数电流叠加得到一个温度系数低于预设系数阈值的基准电流。/n

【技术特征摘要】
1.一种带温度补偿的电流基准电路，其特征在于，包括：
正温度系数电流生成电路，用于在工作时生成正温度系数电流；
与所述正温度系数电流生成电路连接的负温度系数电流生成电路，用于在工作时生成负温度系数电流，以将所述负温度系数电流与所述正温度系数电流叠加得到一个温度系数低于预设系数阈值的基准电流。


2.如权利要求1所述的带温度补偿的电流基准电路，其特征在于，所述正温度系数电流生成电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管及第一电阻；其中：
所述第三晶体管的第一电极、所述第四晶体管的第一电极及所述第五晶体管的第一电极均接入直流电压，所述第三晶体管的控制极分别与所述第四晶体管的控制极及所述第五晶体管的控制极连接；所述第三晶体管的第二电极分别与所述第一晶体管的第二电极、所述第一晶体管的控制极及所述第二晶体管的控制极连接，所述第一晶体管的第一电极与所述第六晶体管的第二电极连接，所述第六晶体管的第一电极及自身控制极均接地；所述第四晶体管的第二电极分别与自身控制极和所述第二晶体管的第二电极连接，所述第二晶体管的第一电极与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第七晶体管的第二电极连接，所述第七晶体管的第一电极及自身控制极均接地；所述第五晶体管的第二电极输出所述正温度系数电流；
其中，第一晶体管和第二晶体管为镜像晶体管结构，二者结构比例为1:1；第三晶体管至第五晶体管为镜像晶体管结构，三者结构比例为1:1:1；第七晶体管与第六晶体管的结构比例为n:1，n为大于1的整数；第一晶体管和第二晶体管均为控制极输入高电平导通、低电平截止的晶体管；第三晶体管至第七晶体管均为控制极输入低电平导通、高电平截止的晶体管。


3.如权利要求2所述的带温度补偿的电流基准电路，其特征在于，所述第一晶体管和所述第二晶体管均为NMOS管；其中，所述NMOS管的源极作为第一/第二晶体管的第一电极，所述NMOS管的漏极作为第一/第二晶体管的第二电极，所述NMOS管的栅极作为第一/第二晶体管的控制极；
所述第三晶体管、所述第四晶体管及所述第五晶体管均为PMOS管；其中，所述PMOS管的源极作为第三/第四/第五晶体管的第一电极，所述PMOS管的漏极作为第三/第四/第五晶体管的第二电极，所述PMOS管的栅极作为第三/第四/第五晶体管的控制极；
所述第六晶体管和所述第七晶体管均为PNP...

【专利技术属性】
技术研发人员：赵铮，金芬，戴金樑，
申请(专利权)人：杭州瑞盟科技有限公司，
类型：新型
国别省市：浙江;33