渐进长度错误控制码制造技术

装置和方法可以被用于附加数据包中的奇偶校验位的可缩放(1)，所述数据包与所述数据包的有效负载中的数个数据位成比例缩放。可以利用条目表来生成所述奇偶校验位。在一些实例中，所述表中的每个条目对应于要被包括在所述有效负载中的数据位的数量；并且所述表的每个列可以被用于生成所述一或多个奇偶校验位中的对应奇偶校验位。

【技术实现步骤摘要】
【国外来华专利技术】渐进长度错误控制码
本公开的实施例总体上涉及数据传输领域。更具体地，本公开的实施例总体上涉及利用数个奇偶校验位的渐进长度错误控制码，所述多个奇偶校验位相对于被包括在数据传输中的数据位的数量而缩放。
技术介绍
本部分旨在向读者介绍可能与以下描述和/或要求保护的本公开的各个方面相关的技术的各个方面。相信所述讨论有助于向读者提供背景信息，以便于更好地理解本公开的各个方面。因此，应该理解的是，这些陈述应该从这个角度来阅读，而不是作为对现有技术的承认。常规协议通常以较低的故障率(例如，使用内部数据总线和/或通过网络在存储器装置之间/内部)传输包。然而，由于工业上的目标是使在存储器装置和其它部件之间移动数据包所涉及的能量的量最小化，协议开发者期望开发使用减少的量的能量有效地移动数据包的协议，同时保持包传输的完整性。这些传统协议的部件中的一个通常包括错误控制码(ECC)，例如循环冗余校验(CRC)。例如，互联网协议使用CRC32。本公开的实施例可以针对上述一或多个问题。附图说明通过阅读以下详细描述并参考附图，可以更好地理解本公开的各个方面，其中：图1绘示出了根据一实施例的计算系统的实例的框图；图2绘示出了根据一实施例的可以是图1中的计算系统的一部分的存储器装置的实例的框图；图3绘示出了根据一实施例的可以在图1中的计算系统内/外传输的包的包级视图；图4绘示出了根据一实施例的用于为数据包的传输生成奇偶校验位的过程的流程图；图5绘示出了根据一实施例的用于实现图4中的过程的方案；图6绘示出了根据一实施例的用于使用奇偶校验位检测错误/确保在传输期间未引入错误的过程的流程图；以及图7绘示出了根据一实施例的用于实现图6中的过程的方案。具体实施方式下面将描述一或多个具体实施例。为了提供这些实施例的简明描述，在说明书中没有描述实际实施的所有特征。应当理解，在任何此类实际实现的开发中，如在任何工程或设计项目中，必须做出许多具有特定实现的决定，以实现开发者的特定目标，例如符合系统相关和商业相关的约束，从一个实现到另一个实现，约束可能是不同的。此外，应当理解，这样的开发努力可能是复杂和耗时的，但是对于受益于本公开的普通技术人员来说仍然是设计、制作和制造的常规任务。如下面将详细讨论的，本公开总体上涉及可缩放ECC。这可以提供对与其它错误检测或ECC方案相关联的问题的解决方案。例如，可以静态地确定用于ECC的位的数量，并且可以不与其正在验证的有效负载中的数据位的数量成比例。因此，ECC所消耗的位的数量可能与数据包中的位的数量不相称。换句话说，当包小时，ECC可能消耗太多的位，和/或可能将包中的数据位的数量限制到对于可用带宽太小的长度，因为ECC是不可缩放的。例如，在因特网协议中使用的CRC32可以是不灵活的或不可缩放的，因此可能是相对低效的。但是如本文所述，本公开提供了一种可缩放ECC方案。也就是说，利用可缩放ECC的存储器系统协议可以基于正被传送的数据包(例如，请求、响应)的特性(例如，数据位的数量)来调整某些操作。在一个实施例中，存储器系统协议，在下文中称为“协议”，可以是基于包的协议，其使得能够在存储器装置内、在存储器装置之间、在计算装置内/在计算装置之间和/或在使用数据总线传送数据的任何其它电子装置之间高效(例如，功率高效、位高效)地传送数据包。所述协议可以用各种类型的存储器和处理器的数个组合来实现，例如存储器中的处理器、网络装置、存储设备、分级存储器、抽象存储器(例如，动态随机存取存储器(DRAM)、NAND和新兴存储器)等。如本文中所使用的，处理器可以包括能够在对应的电子装置上执行可执行指令的任何合适的处理器，例如中央处理单元(CPU)或专用集成电路(ASIC)。所述协议还可以促进在包括数据中心交换机/路由器、网络路由器、移动装置、存储装置、处理器、存储器中的处理器、工作移动处理器、安全存储器、虚拟网络、抽象存储器等大范围的装置之间/之内的通信。在某些实施例中，协议可以被设计成通过减少用于较小有效负载的ECC的奇偶校验位的数量并且按比例增加用于较大有效负载的ECC的奇偶校验位的数量而不改变ECC处理的类型，来促进各种类型的存储器和处理器之间/内的数据包的通信，同时维持低协议开销。换句话说，所述协议可以被设计成提供数据包的位有效传送，因为对于较小的有效负载可以省略ECC中的多余位，而对于其它传输不将有效负载长度限制为较小的有效负载，并且不改变有效负载长度之间的ECC规则。如上面所讨论的，工业上注重最小化数据移动能量。也就是说，开发者期望减少在存储器装置之间/内移动数据包所消耗的能量。这样，当有效负载的验证不使用ECC的附加位时，所述协议可以避免错误控制码(ECC)的位的传送。换句话说，所述协议可以实现一种错误控制策略，所述策略使用动态ECC字段大小来最小化开销，所述动态ECC字段大小基于在相应包中传输的数据的量(例如，有效负载)进行调整，而不改变如何处理和使用ECC。记住上述内容，本公开描述了可以在协议内实现以提供上述优点的数个系统和技术。尽管以下详细描述的某些系统或技术是相对于其它系统或技术独立描述的，但是应当注意，这里描述的每个系统和技术可以用这里也描述的各种其它系统和技术来实现。现在转向附图，图1绘示出了可以采用本文中所述的各种技术和/或系统的计算系统10的框图。计算系统10可以是各种计算装置中的任何一种，例如计算机、寻呼机、蜂窝电话、个人管理器、控制电路等。计算系统10可以包括可以耦合到数个存储器装置14的主机芯片上系统(SoC)12。主机SoC12还可以使用外部信道15(例如网络连接和/或因特网)与其它装置通信。主机SoC12可以包括将计算机或其它电子系统的多个部件集成到单个芯片中的集成电路(IC)。这样，主机SoC12可以包括一或多个处理器，例如微处理器，其可以控制系统功能和计算系统10中的请求的处理。如上所述，主机SoC12可耦以合到存储器装置14。在某些实施例中，主机SoC12可以经由信道16耦合到存储器装置14。信道16可以包括总线、电线等。图2描绘了存储器装置14的实施例的框图。存储器装置14可以包括被设计成保持数字数据的任何存储装置。存储器装置14可以包含大范围的存储器部件，包括易失性存储器和/或非易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)和/或静态随机存取存储器(SRAM)。此外，易失性存储器可以包括多个存储器模块，例如单列直插存储器模块(SIMM)或双列直插存储器模块(DIMM)。非易失性存储器可以包括诸如EPROM的只读存储器(ROM)和/或与易失性存储器结合使用的闪存(例如NAND)。另外或可替代地，非易失性存储器可以包括高容量存储器，例如磁带或磁盘驱动器存储器。其它非易失性存储器可以包括相变存储器、3DXPointTM、铁电RAM等。非易失性存储器有时可以称为永久存储器或存储类存储器。如所理解的，易失性存储器和/或非易失性存储器可以是本文档来自技高网...

【技术保护点】
1.一种存储器装置，其包含：/n存储器部件，所述存储器部件被配置成存储数据；/n一或多个处理器，所述一或多个处理器被配置成：/n生成与所述存储器部件相关联的一或多个数据包，其中所述一或多个数据包中的每个数据包包含：/n有效负载字段，所述有效负载字段包含作为所述数据包的有效负载的一或多个数据位；以及/n错误控制码字段，所述错误控制码字段包含一或多个奇偶校验位，其中所述一或多个处理器利用条目表，其中所述表中的每个条目对应于要包括在所述有效负载中的数据位的数目，所述表的每个列被用于生成所述一或多个奇偶校验位的对应奇偶校验位；以及/n传输所述一或多个数据包。/n

【技术特征摘要】
【国外来华专利技术】20180524 US 15/988,962;20180820 US 16/105,6631.一种存储器装置，其包含：
存储器部件，所述存储器部件被配置成存储数据；
一或多个处理器，所述一或多个处理器被配置成：
生成与所述存储器部件相关联的一或多个数据包，其中所述一或多个数据包中的每个数据包包含：
有效负载字段，所述有效负载字段包含作为所述数据包的有效负载的一或多个数据位；以及
错误控制码字段，所述错误控制码字段包含一或多个奇偶校验位，其中所述一或多个处理器利用条目表，其中所述表中的每个条目对应于要包括在所述有效负载中的数据位的数目，所述表的每个列被用于生成所述一或多个奇偶校验位的对应奇偶校验位；以及
传输所述一或多个数据包。


2.根据权利要求1所述的存储器装置，其中每个条目包括至少三个一和奇数个一，并且所述条目表中的每个连续条目包含从先前条目到下一个二进制值的递增值，所述下一个二进制值包括来自所述条目表中的先前条目的至少三个一(1)和奇数个一(1)。


3.根据权利要求1所述的存储器装置，其中事务类型字段包含指示所述一或多个数据包中的所述对应数据包的所述有效负载中的第一数目的数据位和所述对应数据包中的所述错误控制码字段中的第二数目的奇偶校验位的数据。


4.根据权利要求3所述的存储器装置，其中所述数据包含对应于多个事务类型中的一个的二进制值，其中所述多个事务类型中的每一个与所述存储器部件的数据操作相关联。


5.根据权利要求4所述的存储器装置，其中所述数据操作包含读取操作、消息数据的传输、读取-修改-写入RMW、模式写入操作、具有使能的写入操作或写入操作。


6.根据权利要求1所述的存储器装置，其中所述一或多个处理器被配置成生成所述条目表。


7.根据权利要求6所述的存储器装置，其中所述一或多个处理器被配置成生成条目数目等于所述一或多个数据包的最大可能传输大小的所述条目表。


8.根据权利要求7所述的存储器装置，其中所述一或多个处理器仅利用所述表的一部分来生成所述一或多个数据包的所述奇偶校验位，其中所述部分的大小至少部分地基于所述有效负载中的数据位的数目。


9.根据权利要求8所述的存储器装置，其中生成的所述奇偶校验位的数目等于所述条目表中的非零列的数目。


10.一种方法，其包含：
经由一或多个处理器生成条目表，其中生成所述条目表包含生成与数据包的有效负载中的可能的位的数目相对应的条目，其中每个条目包含至少三个二进制一(1)和奇数个无重复值的一(1)，并且连续条目包含从先前条目到下一个限定值的递增值，所述下一个限定值具有至少两个二进制数的一(1)；
至少部分地基于所述有效负载的数据位，为所述条目表的每个列生成非零的奇偶校验位，其中奇偶校验位的数目至少部分地基于所述有效负载中的数据位的数目；以及
将生成的奇偶校验位附加到所述数据位以形成所...

【专利技术属性】
技术研发人员：J·托马斯·帕夫洛夫斯基，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US