一种无机发光二极管显示装置的结构及制作方法制造方法及图纸

本发明专利技术涉及一种无机发光二极管显示装置的电极结构及制作方法，像素发光器件有效显示区域的公共电极所在区域具有高度不同的台阶，所述的不同高度是相对于像素发光器件所在衬底。

【技术实现步骤摘要】
一种无机发光二极管显示装置的结构及制作方法
本专利技术涉及无机发光二极管显示装置的结构及制作方法，特别是无机发光二极管显示装置的电极结构及制作方法。
技术介绍
现有的微型显示技术(Microdisplay)主要包括硅上液晶技术(Liquidcrystalonsilicon，即LCOS)、数字光处理技术(Digitallightprocessing，即DLP)和硅基OLED微显示器技术(Micro-OLED)。最近出现了一种新型的微型无机发光二极管显示技术(Micro-LED)，Micro-LED的单元像素尺寸一般在10微米左右，但是现在Micro-LED依然面临着提高效率和显示分辨率的问题。Micro-LED像素一般采用干法刻蚀制作，但是干法刻蚀被认为是产生Micro-LED缺陷的主要原因，干法刻蚀刻蚀深度越深，Micro-LED产生的缺陷越多。
技术实现思路
本专利技术提出一种无机发光二极管显示装置的电极结构及制作方法。根据本专利技术的一个方面，在像素发光器件有效显示区域具有高度不同的台阶，公共电极区域位于不同高度的台阶或者高度低的台阶，所述的不同高度是相对于像素发光器件所在衬底。根据本专利技术的一个方面，在像素发光器件有效显示区域的公共电极所位于的不同高度的台阶，是通过两次刻蚀形成，第一次刻蚀高度较高的台阶(即刻蚀深度较浅的台阶)，第二次刻蚀高度较低的台阶(即刻蚀深度较深的台阶)。根据本专利技术的一个方面，在像素发光器件有效显示区域的公共电极可以连接处于不同高度台阶的不同特性的材料，特性包括导电电阻率、欧姆接触等。本专利技术的积极效果在于：当前Micro-LED像素一般采用干法刻蚀制作，干法刻蚀会造成Micro-LED侧壁的缺陷，缺陷是影响Micro-LED发光效率的主要原因。在接近Micro-LED像素区域制作高度较高的台阶，而在一定的区域制作高度较低的台阶可以减少像素有效发光区域的缺陷，保持Micro-LED发光效率。附图说明图1表示在包括N型半导体层3、发光半导体层2、P型半导体层1以及外延衬底10。图2表示将包括N型半导体层3、发光半导体层2、P型半导体层1的外延衬底转移到第一个衬底20上，将外延衬底10去除。图3表示再转移到第二个衬底4上，将第一个衬底20去除，即将P型半导体层1露出，第二衬底4作为像素发光器件所在衬底。图4表示在包括N型半导体层、发光半导体层、P型半导体层以及像素发光器件所在衬底上，刻蚀到N型半导体层的结构示意图。图5是图4的A-A’截面结构示意图。图6表示在图4制作的N型半导体层的一定位置上继续刻蚀到相对于像素发光器件所在衬底高度低的N型半导体层的结构示意图。图7是图6的B-B’截面结构示意图。图8表示制作公共电极的结构示意图。图9是图8的C-C’剖面结构示意图。图10表示在图4制作的N型半导体层的一定位置上继续刻蚀到相对于像素发光器件所在衬底高度低的N型半导体层的显微镜照片，即图6所表示制作步骤的显微镜照片。图11表示制作公共电极的结构示意图。图12是图11的D-D’剖面结构示意图。图13表示在图4制作的N型半导体层的一定位置上继续刻蚀到像素发光器件所在衬底的结构示意图。图14是图13的E-E’剖面结构示意图。图15表示制作公共电极的结构示意图。图16是图15的F-F’剖面结构示意图。具体实施方式下面结合附图描述本专利技术的具体实施方式。实施例一图1表示在包括N型半导体层3、发光半导体层2、P型半导体层1以及外延衬底10。图2表示将包括N型半导体层3、发光半导体层2、P型半导体层1的外延衬底转移到第一个衬底20上，将外延衬底10去除。图3表示再转移到第二个衬底4上，将第一个衬底20去除，即将P型半导体层1露出，第二衬底4作为像素发光器件所在衬底。图4表示在包括N型半导体层3、发光半导体层2、P型半导体层1的像素发光器件所在衬底4上，刻蚀到N型半导体层的结构示意图。图5是图4的A-A’截面结构示意图，包括：微型无机发光二极管阵列的P型半导体层1、发光半导体层2、N型半导体层3和所在衬底4。具体工艺为：通过曝光、刻蚀等半导体工艺技术刻蚀P型半导体层1、发光半导体层2，刻蚀到N型半导体层3，形成Micro-LED的微型无机发光二极管阵列。图6表示在图4制作的N型半导体层的一定位置上继续刻蚀到相对于像素发光器件所在衬底高度低的N型半导体层的结构示意图。图7是图6的B-B’截面结构示意图，包括：微型无机发光二极管阵列的P型半导体层1、发光半导体层2、N型半导体层3和所在衬底4，相对于衬底4高度较低的N型半导体层5。具体工艺为：通过曝光、刻蚀等半导体工艺技术在前面工艺刻蚀露出的N型半导体层3的一定位置继续刻蚀到高度较低的N型半导体层5。图8表示制作公共电极的结构示意图，图9是图8的C-C’剖面结构示意图，包括公共电极6。具体工艺包括：采用曝光、刻蚀或者剥离的方法形成像素发光器件有效显示区域的公共电极，公共电极位于上面两个步骤形成高度不同的N型半导体层上。实施例二与实施例一相同的是采用通过曝光、刻蚀等半导体工艺技术在前面工艺刻蚀露出的N型半导体层3的一定位置继续刻蚀到高度较低的N型半导体层5，而且所述的一定位置在相邻对角像素之间，具体描述为：图10是表示在图4制作的N型半导体层的一定位置上继续刻蚀到相对于像素发光器件所在衬底高度低的N型半导体层的显微镜照片，即图6所表示制作步骤的显微镜照片。从图10可以看出，相对于衬底4高度较低的N型半导体层5的刻蚀露出位置位于像素11和像素22之间(或者表述为位于像素12和像素21之间)，即对角相邻的像素之间；而不是位于相邻像素之间，即不是位于像素11和像素12之间(或者表述为不是位于像素12和像素22之间，或者表述为不是位于像素22和像素21之间，或者表述为不是位于像素21和像素11之间)。这种设计充分考虑到继续刻蚀到高度较低的N型半导体层5工艺中，刻蚀工艺不影响到发光像素区域。实施例三图11表示在图6的步骤后制作公共电极的结构示意图，图12是图11的D-D’剖面结构示意图，包括公共电极6。具体工艺包括：采用曝光、刻蚀或者剥离的方法形成像素发光器件有效显示区域的公共电极，公共电极仅位于图6的步骤形成高度低的N型半导体层上。实施例四图13表示在图4制作的N型半导体层的一定位置上继续刻蚀到像素发光器件所在衬底的结构示意图。图14是图13的E-E’截面结构示意图，包括：微型无机发光二极管阵列的P型半导体层1、发光半导体层2、N型半导体层3和所在衬底4，刻蚀到衬底4的刻蚀孔5。具体工艺为：通过曝光、刻蚀等半导体工艺技术在前面工艺刻蚀露出的N型半导体层3的一定位置继续刻蚀到衬底4。图15表示在图13步骤后制作公共电极的结构示意图，图16是图15的F-F’剖面结构本文档来自技高网...

【技术保护点】
1.一种无机发光二极管显示装置的器件结构，其特征在于：在像素发光器件有效显示区域具有不同高度的台阶，所述的不同高度是相对于像素发光器件所在衬底。/n

【技术特征摘要】
1.一种无机发光二极管显示装置的器件结构，其特征在于：在像素发光器件有效显示区域具有不同高度的台阶，所述的不同高度是相对于像素发光器件所在衬底。


2.根据权利要求1所述的无机发光二极管显示装置的器件结构，其特征在于：所述的高度低的台阶位于对角连接线的相邻像素之间。


3.根据权利要求1所述的无机发光二极管显示装置的器件结构，其特征在于：所述的高度高的台阶位于相邻像素之间。


4.根据权利要求1所述的无机发光二极管显示装置的器件结构，其特征在于：所述的高度低的台阶位于相邻像素之间。


5.根据权利要求1-4任一项所述的无机发光二极管显示装置的器件结构，其特征在于：在像素发光器件有效显示区域的公共电极位于不同高度的台阶，所述的不同高度是相对于像素发光器件所在衬底。


6.根据权利要求1-4任一项所述的无机发光二极管显示装置的器件结构，其特征在于：在像素发光器件有效显示区域的公共电极位于不同高度的台阶中的任意一个台阶，所述的不同高度是相对于像素发光器件所在衬底。


7.根据权利要求1-6任一项所述的无机发光二极管显示装置的器件结构，其特征在于像素发光器件结构包括以下方法制作：
(1)将包括N型半导体层、发光半导体层、P型半导体层的外延衬底转移到第一个衬底上，将外延衬底去除；
(2)再转移到第二个衬底上，将第一个衬底...

【专利技术属性】
技术研发人员：孙润光，刘宏宇，
申请(专利权)人：孙润光，刘宏宇，
类型：发明
国别省市：上海;31