【技术实现步骤摘要】
SRAM通用测速电路
本专利技术属于SRAM存储硬件系统
，具体涉及一种SRAM通用测速电路。
技术介绍
SRAM通用测速电路是为了解决电路系统在使用过程中需要对SRAM进行更改或者SRAM版本状态发生变化的情况下，系统无法自动识别新的SRAM最大读写速度的问题。在大多数电路系统中，系统使用的SRAM是系统在硬件设计时由设计人员指定的，RAM的读写速度已经由设计人员完成设定，但是由于不同设计人员对于硬件系统的理解不同，在对于SRAM读写速度的设定上会产生差异，导致读写速度不合理的情况发生，存在着读写速度设定较低，无法发挥SRAM的最佳性能或者读写速度设定较高，在外界条件变化的情况下，超出了SRAM最大读写速度的情况，对系统造成较大的影响。通常在更改SRAM读写速度后，设计人员都需要根据新的芯片配置对系统程序进行重新改写，以适应新的SRAM的读写速度。这种方式相对直接，但是随着系统版本的升级，SRAM的配置会产生多个版本的软件，在软件维护方面带来了一定的困难。因此，采用直接修改系统软件来适配新的SRAM读...
【技术保护点】
1.一种SRAM通用测速电路，其特征在于，所述SRAM通用测速电路包括：SRAM读操作测速模块、SRAM写操作测速模块、SRAM读写速度综合模块和总线接口模块；其中，/n所述SRAM读操作测速模块用于对SRAM的不同数据组合下的读取速度进行测试，确认新配置的SRAM的读操作最大速度参数矩阵并提供给SRAM读写速度综合模块；所述不同数据组合下表示：数据为全0，全1以及0、1混合的不同数据组合；/n所述SRAM写操作测速模块用于对SRAM的不同组合下的写入速度进行测试，确认新配置的SRAM的写操作最大速度参数矩阵并提供给SRAM读写速度综合模块；所述不同数据组合下表示：数据为全...
【技术特征摘要】
1.一种SRAM通用测速电路，其特征在于，所述SRAM通用测速电路包括：SRAM读操作测速模块、SRAM写操作测速模块、SRAM读写速度综合模块和总线接口模块；其中，
所述SRAM读操作测速模块用于对SRAM的不同数据组合下的读取速度进行测试，确认新配置的SRAM的读操作最大速度参数矩阵并提供给SRAM读写速度综合模块；所述不同数据组合下表示：数据为全0，全1以及0、1混合的不同数据组合；
所述SRAM写操作测速模块用于对SRAM的不同组合下的写入速度进行测试，确认新配置的SRAM的写操作最大速度参数矩阵并提供给SRAM读写速度综合模块；所述不同数据组合下表示：数据为全0，全1以及0、1混合的不同数据组合；
所述SRAM读写速度综合模块用于接收SRAM读操作测速模块和SRAM写操作测速模块提供的读操作最大速度参数矩阵和写操作最大速度参数矩阵，并根据读操作最大速度参数矩阵和写操作最大速度参数矩阵合成为读写速度参数矩阵，通过总线接口模块传递给硬件系统处理器进行处理；
所述总线接口模块作为SRAM读写速度综合模块和外部硬件系统处理器的接口，负责数据的传输。
2.如权利要求1所述的SRAM通用测速电路，其特征在于，所述SRAM读操作测速模块通过设定一个初始读取速度，根据SRAM能否正确读取数据来不断调整一用于读取速度增加或缩减的步长，直到调整的步长达到预期的步长阈值，该步长阈值情况下的读取速度作为SRAM的读操作最大速度；
所述SRAM写操作测速模块通过设定一个初始写入速度，根据SRAM能否正确写入数据来不断调整一用于写入速度增加或缩减的步长，直到调整的步长达到预期的步长阈值，该步长阈值情况下的写入速度作为SRAM的写操作最大速度。
3.如权利要求2所述的SRAM通用测速电路，其特征在于，所述SRAM读操作测速模块的工作过程为：
步骤A1：首先检测SRAM的位宽参数W，根据W开展SRAM的读取操作；
步骤A2：通过判断读取数据是否正确来决定读取速度的调整方向，如果读取正确，则根据一步长来减小读取时间再进行读取操作，如果读取失败，则同样根据该步长增大读取时间再进行读取操作；其中，根据读取时间与读取速度的关系，用于增加或缩减读取时间的步长实际亦即为用于增加或缩减读取速度的步长；
步骤A3：直到读取出现错误时，回退到上一个读取时间参数，减小步长再次进行测试，直到步长减小到一个预先设定的步长阈值，此时能够正确读取数据的最大的读取速度作为SRAM的读操作最大速度；
所述SRAM写操作测速模块的工作过程为：
步骤B1：首先检测SRAM的位宽参数W，根据W开展SRAM的读取操作；
步骤B2：通过判断写入数据是否正确来决定写入速度的阈值调整方向，如果...
【专利技术属性】
技术研发人员：李鑫，曾永红，晋超超，徐艺轩，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。