可重构架构、加速器、电路部署和计算数据流方法技术

本发明专利技术公开了一种基于NVM阵列的可重构架构、加速器、电路部署和计算数据流方法，架构CU内包含RU电路、V‑Adder电路、NNADC+Act电路、输入输出寄存器几个电路模块，RU电路可以根据需要配置成VMM、DAC和S+A功能模块，V‑Adder电路用于将两个VMM的输出模拟信号相加，NNADC+Act电路主要用于模拟信号向数字信号的转换，在第二级NVM交叉阵列加开关，使得在断开开关时形成一个孤立的NVM交叉阵列，变为S+A的电路，同时计算激活函数的功能。架构增加芯片部署的灵活性，并设计了CU内的互连机制以支撑可重构配置；解决了DAC与VMM比例不均衡、用NVM交叉阵列设计了更多的模块解决了电路比例不均衡的问题。同时，可重构设计，则相较于非重构设计减少了S+A的闲置，节省了资源，提高了能效和计算密度。

【技术实现步骤摘要】
可重构架构、加速器、电路部署和计算数据流方法
本专利技术属于半导体芯片
，尤其涉及信号处理的构架设计，具体为一种基于NVM阵列的可重构架构、加速器、电路部署和计算数据流方法。
技术介绍
随着现代工业的发展，对半导体芯片的性能要求越来越高，电路模块和功能模块是芯片构架的核心。其中，基于NVM(Non-violatememory，非易失存储器，以下简称NVM)交叉阵列的DNN(Deepneuralnetwork，深度神经网络，以下简称DNN)加速器架构被广泛应用。参见图1，已有的DNN加速器构架被分成多个Tile(NVM加速器芯片的一个可独立执行计算的部分。NVM芯片由多个Tile组成)，每个Tile中含有CU(computerunit，计算单元)、Buffer(缓存器)与其他用于计算的周边电路。CU内部含有多个VMM(Vector-matrixmultiplier，向量-矩阵乘法器)、ADC(Analog-to-digitalconverter，模拟-数字转换器)、DAC(Digital-to-analogconverter)和S+本文档来自技高网...

【技术保护点】
1.一种基于NVM阵列的可重构架构，其特征在于：所述架构的内部计算单元CU电路包括可重构单元电路RU、电压相加电路V-Adder和NNADC+Act电路，所述可重构单元电路RU和NNADC+Act电路的两端均设置采样-保持电路S+H，各电路之间通过横向信号线和纵向信号线连接；其中，所述可重构单元电路RU通过不同配置实现向量-矩阵乘法器VMM、移位相加器S+A或数字-模拟转换器DAC的功能，NNADC+Act电路通过配置实现模拟-数字转换器+激活ADC+Act或移位相加器S+A功能。/n

【技术特征摘要】
1.一种基于NVM阵列的可重构架构，其特征在于：所述架构的内部计算单元CU电路包括可重构单元电路RU、电压相加电路V-Adder和NNADC+Act电路，所述可重构单元电路RU和NNADC+Act电路的两端均设置采样-保持电路S+H，各电路之间通过横向信号线和纵向信号线连接；其中，所述可重构单元电路RU通过不同配置实现向量-矩阵乘法器VMM、移位相加器S+A或数字-模拟转换器DAC的功能，NNADC+Act电路通过配置实现模拟-数字转换器+激活ADC+Act或移位相加器S+A功能。


2.根据权利要求1所述的可重构架构，其特征在于：所述可重构单元电路RU电路为非易失存储器NVM交叉阵列，所述交叉阵列的每一行字线左侧输入电压，最后一行字线右侧输出电压，每一列位线经电流转电压后在开关控制后输出电压，在每个电压输出和电压输入处设置采样-保持电路S+H将模拟信号暂存。


3.根据权利要求1所述的可重构架构，其特征在于：所述电压相加电路V-Adder采用模拟加法器，用以将两个电压信号相加。


4.根据权利要求1所述的可重构架构，其特征在于：所述NNADC+Act电路包括多个子电路，每个子电路包括一级非易失性存储器交叉阵列和二级非易失性存储器交叉阵列；
在一级非易失性存储器交叉阵列的位线中间通过一级反相器和一级开关后与所述二级非易失性存储器交叉阵列的输入字线连接，所述二级非易失性存储器交叉阵列的位线中间依次通过二级开关后和二级反相器后与采样-保持电路S+H连接；
在一级非易失性存储器交叉阵列的部分输入端设置采样-保持电路S+H后与字线连接，在二级非易失性存储器交叉阵列的字线输出端均连接采样-保持电路S+H。


5.根据权利要求4所述的可重构架构，其特征在于：所述NNADC+Act电路的每个子电路包括两个一级非易失性存储器交叉阵列和一个二级非易失性存储器交叉阵列。


6.根据权利要求2所述的可重构架构，其特征在于：将所述可重构单元电路RU位线上的开关闭合，可重构单元电路RU被配置成向量-矩阵乘法器VMM功能模块。


7.根据权利要求2所述的可重构架构，其特征在于：将所述可重构单元电路RU位线上的开关断开，并在每个非易失存储器NVM单元写上电导值，可重构单元电路RU被配置成神经网络移位相加器S+A功能模块。


8.根据权利要求2所述的可重构架构，其特征在于：将所述可重构单元电路RU位线上的开关断开，并在每个非易失存储器NVM单元写上权值，可重构单元电路RU被配置成数字-模拟转换器DAC功能模块。


9.根据权利要求4或5所述的可重构架构，其特征在于：将NNADC+Act电路的所有开关断开，NNADC+Act电路与可重构单元电路RU电路结构相同，电路位线上的开关断开，并在每个非易失存储器NVM单元写上电导值，NNADC+Act电路被配置成神经网络移位相加器S+A功能模块。


10.根据权利要求4或5所述的可重构架构，其特征在于：将NNADC+Act电路的所有开关闭合，电路变成NeuADC电路，通过在每个非易失存储器NVM单元写上电导值，根据不同的目标函数，实现模拟-数字转换器+激活ADC+Act功能模块。


11.根据权利要求1-10任一项所述可重构架构的周边电路部署和计算数据流方法，其特征在于：
设置构架的计算单元CU内的可重构单元电路RU数量为m×n，其中m为可重构单元电路RU的行数，n为可重构单元电路RU的列数，NN的量化为Q比特、向量-矩阵乘法器VMM大小为N×N，每个向量-矩阵乘法器VMM单元可写qc比特，数字-模拟转化器DAC为qd比特分辨率；
情况一、权值矩阵大小大于m×(n-1)；此时一个计算单元CU内只能映射权值矩阵的一部分，可重构单元电路RU的第一列被配置成数字-模拟转换器DAC，其余可重构单元电路RU被配置成向量-矩阵乘法器VMM；一部分NNADC+Act电路被配置成移位相加器S+A，其余作为模拟-数字转化器ADC功能使...

【专利技术属性】
技术研发人员：蒋力，赵怿龙，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海;31