包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置制造方法及图纸

技术编号:26896550 阅读:25 留言:0更新日期:2020-12-29 16:24
本发明专利技术涉及一种半桥电子装置(100),包括串联连接在中心点(3)并且分别由第一(SLS)和第二(SHS)启用/停用信号控制的低电平开关(1)和高电平开关(2)。该装置(100)包括:第一(10)和第二(20)同步系统,它们被配置成解释在中心点(3)处的电压(Vm)分别遵循下降沿和上升沿的变化,并且分别生成第一(ATON‑LS)同步信号和与第一同步信号分离的第二(ATON‑HS)同步信号;第一(18)和第二(28)与型逻辑门,分别将第一同步信号(ATON‑LS)与第一控制信号(PWM‑LS)组合,以及将第二同步信号(ATON‑HS)与第二控制信号(PWM‑HS)组合,以便分别形成第一(SLS)和第二(SHS)启用/停用信号。

【技术实现步骤摘要】
【国外来华专利技术】包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置
本专利技术涉及电力电子领域。本专利技术尤其涉及一种电子半桥装置,其包括两个同步装置,使得能够安全地优化高侧开关和低侧开关的交替启用之间的死区时间,该装置尤其用于DC-DC转换器中。
技术介绍
由高侧开关和低侧开关组成的半桥电子装置通常用在DC-DC转换器中以将一个DC电压转换为较低值的另一DC电压。在这些半桥装置中,由晶体管形成的两个开关串联连接在负载所连接的中心点。如在DC-DC转换器领域中已知的,负载通过启用(接通)“高侧”开关而选择性地联接到DC电压源,或者通过启用“低侧”开关而选择性地接地。由于在停用(关断)“高侧”开关与启用“低侧”开关之间以及在停用“低侧”开关与启用“高侧”开关之间的死区时间,DC-DC转换器可能遭受显著的电损耗。为了最大化转换器的效率,因此希望最小化这些切换死区时间,同时避免“高侧”和“低侧”开关的同时导通,这将导致电压源和地之间的短路。在现有技术中,存在实现在半桥电子装置中的控制系统,用以优本文档来自技高网...

【技术保护点】
1.一种半桥电子装置(100),所述半桥电子装置(100)包括串联连接在中心点(3)的高侧开关(2)和低侧开关(1),所述低侧开关(1)和所述高侧开关(2)分别由第一启用/停用信号(S

【技术特征摘要】
【国外来华专利技术】20180522 FR 18542471.一种半桥电子装置(100),所述半桥电子装置(100)包括串联连接在中心点(3)的高侧开关(2)和低侧开关(1),所述低侧开关(1)和所述高侧开关(2)分别由第一启用/停用信号(SLS)和第二启用/停用信号(SHS)控制,所述装置(100)的特征在于包括:
·第一同步系统(10),所述第一同步系统(10)被配置成解释所述中心点(3)处的电压(Vm)沿下降沿的变化,并且生成第一同步信号(ATON-LS);
·第二同步系统(20),所述第二同步系统(20)被配置成解释所述中心点(3)处的所述电压(Vm)沿上升沿的变化,并且生成与所述第一同步信号(ATON-LS)分离的第二同步信号(ATON-HS);
·第一与型逻辑门(18),所述第一与型逻辑门(18)将所述第一同步信号(ATON-LS)与第一控制信号(PWM-LS)组合以在所述第一逻辑门(18)的输出端处形成所述第一启用/停用信号(SLS);
·第二与型逻辑门(28),所述第二与型逻辑门(28)将所述第二同步信号(ATON-HS)与第二控制信号(PWM-HS)组合以在所述第二逻辑门(28)的输出端处形成所述第二启用/停用信号(SHS)。


2.根据前一权利要求所述的半桥电子装置(100),其中,各同步系统(10、20)包括检测电路(11、21)和处理电路(15、25)。


3.根据前一权利要求所述的半桥电子装置(100),其中,各检测电路包括电容元件(12、22),用于根据在所述中心点(3)处的所述电压(Vm)的变化生成瞬态电流(i、i1、i2)。


4.根据前一权利要求所述的半桥电子装置(100),其中,各检测电路(11、21)包括与所述电容元件(12、22)串联的二极管(14、24)和分流电阻器(13、23),用于测量与所述瞬态电流(i、i1、i2)成比例的电压(U、U1、U2)。


5.根据权利要求2至4中的一项所述的半桥电子装置(100),其中,各处理电路(15、25)被配置成根据所述检测电路(11、21)的测量生成所述同步信号(ATON-LS、ATON-HS)。


6.根据前一权利要求所述的半桥电子装置(100),其中,各处理电路(15、25)包括电压比较器(16、26)和存储点(17、27)。


7.根据前一权利要求所述的半桥电子装置(100),其中,各处理电路(15、25)包括位于所述电压比较器(16、26)和所述存储点(17、27)之间的或型逻辑门(30),所述或型逻辑门(30)将所述比较器(16、26)的输出信号与延迟了规定的延迟(tTO)的延迟控制信号(PWM-HS(tTO))组合。


8.根据权利要求2至7中的一项所述的半桥电子装置(100),其中,所述第二检测电路(21)被配置成解释由所述高侧开关(2...

【专利技术属性】
技术研发人员:L·古洛特T·萨托G·奥古斯托尼
申请(专利权)人:埃克斯甘公司
类型:发明
国别省市:法国;FR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利