处理器及实现方法、电子设备和存储介质技术

本申请公开了处理器及实现方法、电子设备和存储介质，涉及人工智能及深度学习领域，所述处理器中包括：系统控制器，用于将预定的数据包信息发送给数据打包拆包模块；数据打包拆包模块，用于根据数据包信息从存储阵列模块获取对应的数据包数据，与数据包信息进行打包，将打包得到的第一数据包发送给运算模块进行运算处理，并获取运算模块返回的第二数据包，通过拆包得到运算结果数据，存储到存储阵列模块中；存储阵列模块，用于进行数据存储；运算模块，用于对获取到的第一数据包进行运算处理，根据运算结果数据生成第二数据包，返回给数据打包拆包模块。应用本申请所述方案，可降低设计难度，提升整体处理效率等。

【技术实现步骤摘要】
处理器及实现方法、电子设备和存储介质
本申请涉及计算机应用技术，特别涉及人工智能及深度学习领域的处理器及实现方法、电子设备和存储介质。
技术介绍
越来越智能化的应用使得神经网络算法更为多样化，使得整体的神经网络模型变得越来越复杂，相应地，带来了更大量的运算和数据的存储交互，因此如神经网络处理器(NPU，NetworkProcessingUnit)芯片等基于神经网络的处理器越来越受到重视。目前的NPU包括以加速器为核心和以指令扩展为核心的两种主流设计方式，其中前一种设计方式由于通用性和扩展性较差，较少采用，主要采用后一种设计方式。但后一种设计方式中，需要扩展对应神经网络运算操作的繁琐指令集，并需要开发专用的编译器支持等，设计难度很高，尤其是应用于语音数据实时处理时。
技术实现思路
本申请提供了处理器及实现方法、电子设备和存储介质。一种处理器，包括：系统控制器、存储阵列模块、数据打包拆包模块以及运算模块；所述系统控制器，用于将预定的数据包信息发送给所述数据打包拆包模块；所述数据打包拆包模块，用于根据所述数本文档来自技高网...

【技术保护点】
1.一种处理器，包括：系统控制器、存储阵列模块、数据打包拆包模块以及运算模块；/n所述系统控制器，用于将预定的数据包信息发送给所述数据打包拆包模块；/n所述数据打包拆包模块，用于根据所述数据包信息从所述存储阵列模块获取对应的数据包数据，将所述数据包数据与所述数据包信息进行打包，将打包得到的第一数据包发送给所述运算模块进行运算处理，并获取所述运算模块返回的第二数据包，通过对所述第二数据包进行拆包得到运算结果数据，存储到所述存储阵列模块中；/n所述存储阵列模块，用于进行数据存储；/n所述运算模块，用于对获取到的所述第一数据包进行运算处理，根据运算结果数据生成所述第二数据包，返回给所述数据打包拆包模...

【技术特征摘要】
1.一种处理器，包括：系统控制器、存储阵列模块、数据打包拆包模块以及运算模块；
所述系统控制器，用于将预定的数据包信息发送给所述数据打包拆包模块；
所述数据打包拆包模块，用于根据所述数据包信息从所述存储阵列模块获取对应的数据包数据，将所述数据包数据与所述数据包信息进行打包，将打包得到的第一数据包发送给所述运算模块进行运算处理，并获取所述运算模块返回的第二数据包，通过对所述第二数据包进行拆包得到运算结果数据，存储到所述存储阵列模块中；
所述存储阵列模块，用于进行数据存储；
所述运算模块，用于对获取到的所述第一数据包进行运算处理，根据运算结果数据生成所述第二数据包，返回给所述数据打包拆包模块。


2.根据权利要求1所述的处理器，还包括：
直接内存存取模块，用于在所述系统控制器的控制下实现外部存储数据与所述存储阵列模块中的内部存储阵列数据的高速交换。


3.根据权利要求1所述的处理器，还包括：
路由交换模块，用于将获取自所述数据打包拆包模块的所述第一数据包发送给所述运算模块，并将获取自所述运算模块的所述第二数据包发送给所述数据打包拆包模块。


4.根据权利要求3所述的处理器，其中，
所述运算模块包括：通用运算模块以及激活运算模块；
所述通用运算模块，用于进行通用运算；所述激活运算模块，用于进行激活运算。


5.根据权利要求4所述的处理器，其中，
所述存储阵列模块中包括N1个存储单元；
所述数据打包拆包模块中包括N2个数据打包拆包单元，每个数据打包拆包单元分别通过一个数据通道连接到所述路由交换模块上，N1和N2均为大于一的正整数；
所述通用运算模块中包括M个运算单元，所述激活运算模块中包括P个运算单元，每个运算单元分别通过一个数据通道连接到所述路由交换模块上，M和P均为大于一的正整数；
所述数据打包拆包单元将从所述存储单元获取的所述数据包数据及从所述系统控制器获取的所述数据包信息进行打包，利用所述数据通道，将打包得到的所述第一数据包通过所述路由交换模块发送给运算单元进行运算处理，并利用所述数据通道，通过所述路由交换模块获取所述运算单元返回的所述第二数据包，通过对所述第二数据包进行拆包得到运算结果数据，存储到所述存储单元中。


6.根据权利要求5所述的处理器，其中，
所述数据包信息中包括：源通道、源地址、目的通道以及运算类型；
所述数据打包拆包单元从所述源通道对应的存储单元的所述源地址中获取所述数据包数据；
所述路由交换模块将所述第一数据包发送给所述目的通道对应的运算单元进行所述运算类型的运算处理。


7.根据权利要求6所述的处理器，其中，
所述N1和N2的取值相同，每个数据打包拆包单元分别对应于一个存储单元，从对应的存储单元获取所述数据包数据。


8.根据权利要求7所述的处理器，其中，
所述数据包信息中进一步包括：目的地址或存储策略；
若所述数据包信息中包括所述目的地址，则所述数据打包拆包单元根据所述目的地址，将所述运算结果数据存储到对应的存储单元中；
若所述数据包信息中包括所述存储策略，则所述数据打包拆包单元根据所述存储策略，将所述运算结果数据存储到对应的存储单元中。


9.根据权利要求8所述的处理器，其中，所述存储策略包括：实现数据对齐的存储策略。


10.一种处理器实现方法，包括：
构建由系统控制器、存储阵列模块、数据打包拆包模块以及运算模块组成的处理器；
利用所述处理器进行神经网络运算；其中，所述系统控制器用于将预定的数据包信息发送给所述数据打包拆包模块；所述数据打包拆包模块用于根据所述数据包信息从所述存储阵列模块获取对...

【专利技术属性】
技术研发人员：严小平，
申请(专利权)人：北京百度网讯科技有限公司，
类型：发明
国别省市：北京;11