【技术实现步骤摘要】
用于处理器的混合预留站的系统、装置和方法
本公开涉及用于处理器的混合预留站的系统、装置和方法。
技术介绍
现代的处理器包括有序和乱序处理器。有序处理器具有非常高的功率效率，但是指令级并行性较低，因此执行吞吐量较低。乱序(out-of-order，OOO)架构通过允许乱序执行独立指令来提高执行吞吐量。然而，由于调度以及其他任务的复杂性，OOO架构更加耗电。
技术实现思路
根据本公开的一方面，提供了一种用于调度指令的装置，包括：多个第一通道，所述多个第一通道中的每个第一通道具有多个条目以存储具有有序依赖性的指令的信息；可变延迟追踪表，所述可变延迟追踪表包括第二多个条目以存储具有可变延迟的指令的信息；以及调度器电路，所述调度器电路用于访问所述多个第一通道的头部条目以从所述多个第一通道中的至少一个第一通道的所述头部条目调度至少一个指令，以用于在至少一个执行单元上执行。根据本公开的一方面，提供了一种用于在处理器的预留站中处理指令的方法，所述方法包括：在处理器的预留站中接收指令，所述预留站包括多个有序通道和至少一个乱...
【技术保护点】
1.一种用于调度指令的装置，包括：/n多个第一通道，所述多个第一通道中的每个第一通道具有多个条目以存储具有有序依赖性的指令的信息；/n可变延迟追踪表，所述可变延迟追踪表包括第二多个条目以存储具有可变延迟的指令的信息；以及/n调度器电路，所述调度器电路用于访问所述多个第一通道的头部条目以从所述多个第一通道中的至少一个第一通道的所述头部条目调度至少一个指令，以用于在至少一个执行单元上执行。/n
【技术特征摘要】
20190626 US 16/452,9551.一种用于调度指令的装置，包括：
多个第一通道，所述多个第一通道中的每个第一通道具有多个条目以存储具有有序依赖性的指令的信息；
可变延迟追踪表，所述可变延迟追踪表包括第二多个条目以存储具有可变延迟的指令的信息；以及
调度器电路，所述调度器电路用于访问所述多个第一通道的头部条目以从所述多个第一通道中的至少一个第一通道的所述头部条目调度至少一个指令，以用于在至少一个执行单元上执行。
2.根据权利要求1所述的装置，其中，所述多个第一通道中的每个第一通道还包括内容可寻址存储器以存储该通道的尾部指令的目的地操作数的物理目的地标识符。
3.根据权利要求2所述的装置，还包括分配电路，所述分配电路用于将传入指令分配到所述多个第一通道中的下述通道中：所述通道的所述尾部指令的所述目的地操作数的所述物理目的地标识符与所述传入指令的源操作数的物理源标识符对应。
4.根据权利要求3所述的装置，其中，所述分配电路用于：基于将所述传入指令的所述源操作数的所述物理源标识符与所述多个第一通道的子集的内容可寻址存储器进行比较来选择所述通道，所述多个第一通道的所述子集具有存储所述传入指令的源操作数的生产者指令的条目。
5.根据权利要求4所述的装置，其中，在分配时，所述分配电路用于存储所述传入指令的信息，所述信息包括所述传入指令的第二源操作数的第二物理源标识符以及所述多个第一通道中存储所述第二源操作数的生产者指令的通道的通道标识符。
6.根据权利要求3所述的装置，其中，所述分配电路还用于：基于自所述传入指令的另一源操作数被分配到所述多个第一通道中的另一通道中以来的周期数，将所述传入指令分配到所述多个第一通道中的所述通道中。
7.根据权利要求1所述的装置，其中，所述第二多个条目中的每个条目包括多个通道字段，以存储所述多个第一通道中的对应通道中存储的可变延迟指令的第一消费者指令的索引。
8.根据权利要求1所述的装置，其中，所述调度器电路用于：基于将所述多个第一通道中的第一通道的预定条目的生产者索引与所述多个第一通道中具有下述条目的通道的头部指针进行比较，来设置所述预定条目的准备就绪指示符：所述条目针对所述预定条目中存储的指令存储了生产者指令。
9.根据权利要求1所述的装置，还包括接收通道，所述接收通道用于存储不具有目的地操作数的指令的信息。
10.根据权利要求1所述的装置，其中，所述调度器电路用于：至少部分地基于与针对所述至少一个指令的生产者指令相关联的暂停计数器，来计算所述至少一个指令的旁路信息。
11.一种用于在处理器的预留站中处理指令的方法，所述方法包括：
在处理器的预留站中接收指令，所述预留站包括多个有序通道和至少一个乱序通道；
执行所述多个有序通道的子集的尾部条目的内容可寻址存储器搜索，以选择所述子集中具有下述物理寄存器目的地标识符的通道：所述物理寄存器目的地标识符与所述指令的源寄存器的物理寄存器源标识符匹配；以及
为所述指令分配所选择的通道中的条目，并且将所述多个有序通道中的另一通道的通道标识符存储在所述条目中，所述另一通道针对所述指令的另一源寄存器存储生产者指令。
12.根据权利要求11所述的方法，还包括：响应于确定所选择的通道是满的，为所述指令分配一不同通道中的条目，并且将所选择的通道的第二通道标识符存储在所述不同通道的所述条目中以标识跨通道依赖性。
13.根据权利要求11所述的方法，还包括：响应于确定所选择的通道是满的并且所述多个有序通道中没有可用的通道，暂停将指令分配到所述预留站中。
14.根据权利要求11所述的方法，还包括：
在所述预留站中接收第二指令，所述第二指令包括可变延迟指令；以及
为所述第二指令分配所述预留站的第一乱序通道中的条目，并且将所述多个有序通道中的下述通道的通道标识符存储在所述条目中：该通道针对所述第二指令的源寄存器存储生产者指令，所述第一乱序通道包括可变延迟追踪表。
15.根据权利要求14所述的方法，还包括：响应于确定所述指令依赖于所述第二指令，将所述通道中的所述指令的...
【专利技术属性】
技术研发人员：斯里坎特·斯里尼瓦桑，托马斯·穆林斯，阿蒙·克里斯蒂安森，詹姆斯·哈德利，罗伯特·S·查佩尔，肖恩·米尔克斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。