一种安全的高速随机数发生器及其结构优化方法技术

本发明专利技术涉及保密通信技术领域，特别是涉及一种安全的高速随机数发生器及其结构优化方法。针对现有技术中的性能不稳定、对外部工作环境敏感、消耗资源大等问题，本发明专利技术的随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；本发明专利技术的结构优化方法为在给定吞吐量的情况下，对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，实现高速随机数发生器消耗资源的最小化。

【技术实现步骤摘要】
一种安全的高速随机数发生器及其结构优化方法
本专利技术涉及保密通信
，特别是涉及一种安全的高速随机数发生器及其结构优化方法。
技术介绍
随着信息和网络技术的不断发展，随机数在数值模拟、密码学、保密通信等许多科学和信息安全领域有广泛应用。真随机数是各种安全协议的基础，特别在保密通信技术中，不仅要求随机数具有良好的统计特性，还要求较高的随机数产生速度和安全性，这使得高速随机数的研究变得十分重要。现有技术中通常采用电子元件噪声引起的随机抖动信号产生真随机数，其中应用最为广泛的是振荡器采样法，通常使用多条高频振荡器进行异或处理，由于随机性与振荡器输出信号质量有关，所以性能非常不稳定。现有方案中采用多组反相器振荡器提高性能，该方法不仅对温度变化、电源噪声等外部工作环境非常敏感，而且在功耗和电路面积方面消耗了大量资源。在后处理方面，现有的随机数提取方法如Von-Neuman校正器，虽然可以实现良好的统计分布，但在产生速率方面有很大的损失。基于BCH码的生成器多项式或奇偶校验多项式在降低偏置方面比冯·诺依曼更有效。虽然在某些特定应用下，这些方法会增加输出的最小熵，但不能提供严格的理论安全性证明，无法保证其输出的安全性。另外，在随机数发生器的资源使用效率的问题上，目前没有提出一种有效的方法实现随机数发生器的资源优化。
技术实现思路
为了克服上述现有技术的不足，本专利技术提供了一种安全的高速随机数发生器及其结构结构优化方法。为了达到上述目的，本专利技术采用了下列技术方案：一种安全的高速随机数发生器，主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的FIFO中进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、光口传输单元、以太网传输单元传输到其他系统。基于FPGA的多通道并行结构的随机数发生器有效解决了基于振荡采样的随机数发生器系统的采样时钟和熵源对工作环境抵抗性差造成的随机熵源随机性不足问题和后处理安全性不足引入的安全性问题；采用并行多通道自定时环振荡结构，有效得提高随机数发生器产生随机数的吞吐量。通过结构优化方法解决了熵源和随机数提取器的资源优化问题，实现了高速、安全的真随机数产生。进一步，所述单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生。单个熵源通道产生的L路周期为T的周期振荡信号，信号之间以等间隔相位差传输。自定时振荡环中熵源的随机性主要在来自于电路噪声引起的相位抖动，通过采样处于抖动过渡区的信号使输出信号获得不确定性。通过自定时振荡环产生的随机性对过程可变性、环境波动(如电磁噪声、电源噪声)等具有更好的鲁棒性，该结构能够抵抗随机数发生器的常见漏洞。随机数发生器的采样时钟对器件的敏感性和对温度,电压变化都会影响生成序列的随机性和统计特征的稳定性。为了提高系统的安全性和输出的随机序列的质量，采用自定时振荡环的输出信号作为随机熵源，并采用一路带有延迟单元的自定时振荡环的自定时振荡环输出信号触发对其他路输出信号的采样。该结构可以抵抗由于采样时钟引入的攻击提高随机数发生器的安全性，并且改善输出信号的随机性。进一步，所述采样时钟由熵源中自定时环的一路输出信号提供，并对该自定时环的其他路输出信号采集；所述采样单元由两级D触发器组成。D触发器在采样时钟的上升沿被采样，输入数据D需要在D触发器的建立和保持时间。由于采样时钟的边沿到达时间是一个随机信号，如果通过调整采样之间的相对位置来实现抖动区域采样显然是不切实际的边缘和抖动区域。因此，它将不可避免地受到亚稳态的影响。为了避免此问题，通过两个D触发器对振荡器环的输出进行采样。进一步，所述随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现。哈希提取器被证明是一种强大的提取器，从理论上为统计质量和输出的不可预测性提供了保证。基于Toeplitz矩阵的哈希函数只需要使用一部分随机种子作为矩阵中第一行和第一列的基本元素存储在FPGA中，矩阵中的其他元素可以通过平移基本元素获得。为了实现提取器的高效硬件实现，后处理模块中采用Toeplitz矩阵构造的哈希函数提取器单元实现随机数的实时提取。多通道数据通过复用同一个后处理模块减少后处理中构建Toeplitz矩阵所消耗的资源。另外，经过证明该提取器可以重用输入的随机种子，可以采用具有相同的种子的提取器处理多通道熵源的输出数据，有效得减少FPGA内部的存储资源消耗。进一步，所述LVDS接口传输单元采用低压和低电流驱动方式，实现PCB板间及芯片间低噪声和低功耗的高速随机数的传输，该传输单元适用于集成的随机数发生器系统；所述光口传输单元和以太网传输单元用于中远距离随机数高速传输。一种安全的高速随机数发生器的结构优化方法，在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，熵源结构中并行通道数目的增加，自定时振荡环阶数的增加以及较大的Toeplitz矩阵结构将意味着更多的FPGA资源消耗。通过高速随机数发生器的结构优化方法，实现FPGA资源消耗的最小化。再进一步，所述在给定吞吐量的情况下，实现对熵源结构中对熵源中自定时环的并行通道数量以及自定时振荡器的阶数进行优化，在Toeplitz矩阵结构中对矩阵的行数和列数进行优化，具体步骤如下：步骤1，分别测试不同阶数L的自定时环振荡器输出信号的最高频率fmax和抖动方差σ。步骤2，计算最小熵，其公式如下：Hmin＝-log2[Pmax(ψi＝μ)](1)式(1)中，Pmax(ψi＝μ)为随机位ψi为1或0的最大概率；步骤3，分别测试不同阶数L的自定时环振荡器消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合熵源资源消耗系数υ；步骤4，分别测试构建不同大小的Toeplitz矩阵Tn×m消耗的LUT资源数量，绘制两者之间的关系曲线，并拟合后处理资源消耗系数τ；步骤5，为了实现随机数的吞吐量Th，则高速随机数发生器消耗的总的LUT资源ST，表示为：式(2)中，其中fs为采样频率，Hmin为最小熵，ε为后处理安全系数，Toeplitz矩阵参数包括行数n和列数m；本文档来自技高网...

【技术保护点】
1.一种安全的高速随机数发生器，其特征在于，所述随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；/n所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的同步单元进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、GTX接口单元、光口传输单元、以太网传输单元传输到其他系统。/n

【技术特征摘要】
1.一种安全的高速随机数发生器，其特征在于，所述随机数发生器主要由基于自定时振荡环的物理随机熵源模块、采样和同步模块、后处理模块、高速数据输出模块组成；
所述基于自定时振荡环的物理随机熵源模块由多通道并行且相互独立的自定时振荡环电路产生的高频振荡信号抖动的随机熵源组成，在单个随机熵源通道内部产生多路振荡信号，其中一路振荡信号作为采样时钟进入采样和同步模块的采样单元，对其他路振荡信号进行采样，采样输出的数字信号经过异或处理后输入到采样和同步模块的同步单元，与系统时钟同步并输出部分随机序列，部分随机序列采用分时复用技术，通过多路选择器依次被读入到后处理模块的随机数提取器，根据后处理模块中的最小熵估算单元提供的压缩比，从部分随机序列中提取相互独立且均匀分布的随机数，产生的随机数输入到FPGA内部的同步单元进行异步跨时钟域转化，通过高速数据输出模块的LVDS接口传输单元、GTX接口单元、光口传输单元、以太网传输单元传输到其他系统。


2.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述单个随机熵源通道由工作在均匀振荡的自定时振荡环提供，自定时振荡环中的每个基本单元由FPGA内部资源LUT实现，L个基本单元通过握手协议实现高速周期振荡信号的产生。


3.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述采样时钟由熵源中自定时环的一路输出信号提供，并对该自定时环的其他路输出信号采集；所述采样单元由两级D触发器组成。


4.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述随机数提取器基于Toeplitz矩阵哈希函数构成，通过FPGA内部资源实现。


5.根据权利要求1所述的一种安全的高速随机数发生器，其特征在于，所述LVDS接口传输单元和GTX接口单元用于PCB板间及芯片间的随机数高速传输；所述...

【专利技术属性】
技术研发人员：卢振国，李永民，
申请(专利权)人：山西大学，
类型：发明
国别省市：山西;14