一种改进型的随机数产生电路制造技术

本发明专利技术为了改善真随机数发生器带来的面积和能量上的弊端，提出一种改进型的伪随机数发生器。该发生器包括模拟时钟发生器的一组伪随机发生器和产生为随机序列的随机数发生器。利用了随机数迭代原理，有效缩减模拟电路面积并改善设计标签芯片中的功耗。

【技术实现步骤摘要】
一种改进型的随机数产生电路
本专利技术属于集成电路芯片设计领域，具体来说属于无源标签领域。
技术介绍
射频识别即RFID(RadioFrequencyIDentification)技术，又称电子标签，是一种非接触的自动识别技术，利用射频信号或空间耦合识别特定目标并读写相关数据，而无需物理接触。在RFID通信协议中，阅读器作为主动设备，对读写范围内的标签进行查询，而标签要对这种查询进行响应，以便进行进一步的识别和认证。为了保护RFID标签的位置隐私，要求标签每一次的响应不同，因此通常需要产生随机数。目前的随机数发生器设计包含有两种方式。一种是伪随机数。伪随机数发生器用于将以n位输入扩展为L位的输出序列。其安全性在于其输出序列与真随机序列的不可区分性。随机数发生器设计,另外一种是真随机数(TrueRandomNumber，TRN)与线性反馈移位寄存器(LinearFeedbackShiftRegister,LFSR)相结合的方式。真随机数发生器的随机性通常来自设备自身的能量，而这种能量对于低成本标签是非常有限的。除此以外,真随机数发生器的随机源来源于模拟电路,会占用较大的面积资源，这一点来说，也成为弊端之一。如图表1框图所示，随机数发生器只要由时钟发生器和伪随机数序列发生器两大部分组成。其中，时钟发生器由模拟电路搭建而成，基本原理是：检测数字电路输送过来的多比特频率配置值，产生相对应的时钟频率，简而言之，配置值比特数越多，那么模拟电路产生时钟频率值越多，这样对图表1中的随机数发生器序列提供更大的随机数据源。但这个查找表却因此占用了巨大的面积。此外，标签芯片在模拟电路部分，需要实时产生表1中的不同的时钟频率，也带来了巨大的能量损耗。
技术实现思路
本专利技术为了改善上述提到的真随机数耗能量和耗面积的缺陷，因而设计出一种迭代式伪随机发生器，即用一组或多组伪随机序列取代时钟发生器，并加上原有伪随机序列发生器，组成一个适用于低安全性和低复杂性要求的RFID产品。本专利技术电路也可以根据产品对随机复杂度的要求，迭代多个伪随机发生器，以提高产品的安全性和复杂度。本专利技术主要针对图表1中所示的时钟发生器进行改进。如图表2所示：使用移位寄存器为主的伪随机序列，模拟真随机数时钟产生电路。在本电路中，把数字电路的配置值与内部移位寄存器某些比特位做异或运算，产生随机时钟。配置值比特数越多，输出时钟的随机性越大，但对面积和能量的影响并不明显。本专利技术具有较高的灵活性：电路中的异或运算，也可以根据产品的安全性和复杂度进行相应调整。如专利技术的图表3所示,第一部分产生的随机时钟源作为第二个伪随机序列发生器的数据源，用较快的系统时钟采样较慢的随机时钟，进而产生一个随机数据源。伪随机多项式利用该数据源，产生一个多比特随机数据。并用该随机数据的低3位数据作为调整时钟电路的输入源,再次产生新的时钟给随机数序列发生器。用此方法也消除了对单向函数f(x)长度保持性限制，进一步提高安全性。为了使本专利技术扩大随机化，在图表2和图表3中使用不同时钟频率来处理两大电路部分中的伪随机发生器。如果系统中存在两个不同相位和频率差值较大的时钟分别代替图表2和图表3中的分频和倍频时钟，理论上可以获得更好的随机性。附图说明图表1为本专利技术示例随机数发生器框图图表2为本专利技术示例时钟发生器原理图图表3为本专利技术示例伪随机数发生器原理具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。此处所描述的具体实施列仅用以解释本专利技术，并不用于限定本专利技术。专利技术提供的一种新型的随机数产生电路主要包括：:如图表2时钟发生器，工作原理如图所示:移位寄存器工作在系统sys_clk被1.5分频的时钟下，每一个时钟都会输出新的rng_clk；reset信号确定16位移位寄存器X[15:0]的初始值，该初始值可以根据需要自定义。移位寄存器的四个比特X[9]、X[11]、X[12]、X[14]和3比特输入信号rng_freqadjust，做异或运算产生新的数据rng_clk，并将此新数据赋值给移位寄存器的高位X[15]，同时rng_clk也作为新的随机时钟传递给下一级随机数发生器。该异或运算中的输入信号rng_freqadjust是第二部分随机序列产生的输出值，因此也可以使rng_clk更随机化输出。如图表3随机数发生器，工作原理如图所示：伪随机序列产生器工作在系统sys_clk的2倍频时钟下；reset时，赋予伪随机序列rng_data初始值，该初始值可以根据需要自定义。伪随机序列发生器的数据源rngbit_sync由一个快时钟(sys_clk的2倍频时钟)采样慢时钟rng_clk产生。用该单比特序列rngbit_sync作为伪随机序列f(x)的X因子，产生新的伪随机序列值rng_data。rng_data的低3位数据作为rng_freqadjust信号输送给时钟发生器的伪随机序列，由此增加随机性。以上所述，仅为本专利技术的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应以所述权利要求的保护范围为准。本文档来自技高网...

【技术保护点】
1.一种改进型的随机数产生电路，其特征在于：一种迭代式伪随机发生器，即用一组或多组伪随机序列取代时钟发生器，并加上伪随机序列发生器，组成一个适用于低安全性和低复杂性要求的RFID产品。/n

【技术特征摘要】
1.一种改进型的随机数产生电路，其特征在于：一种迭代式伪随机发生器，即用一组或多组伪随机序列取代时钟发生器，并加上伪随机序列发生器，组成一个适用于低安全性和低复杂性要求的RFID产品。


2.如权利要求1所述的一种改进型的随机数产生电路，本发明电路可以根据产品对随机复杂度的要求，迭代多个伪随机发生器，以提高产品的安全性和复杂度。


3.如权利要求1所述的一种改进型的随机数产生电路，本发明电路包含时钟产生电路和伪随机序列发生器。


4.如权利要求1所述的一种改进型的随机数产生电路，本发明电路中的时钟产生电路是使用移位寄存器为主的伪随机序列，模拟真随机数时钟产生电路。


5.如权利要求1所述的一种改进型的随机数产生电路，本发明电路中的时钟产生电路是把数字电路的配置值与内部移位寄存器某些比特位做异或运算，产生随机时钟。配置值比特...

【专利技术属性】
技术研发人员：孙晓霞，张建伟，
申请(专利权)人：上海明矽微电子有限公司，
类型：发明
国别省市：上海;31