包括电荷泵电路的半导体装置及其操作方法制造方法及图纸

包括电荷泵电路的半导体装置及其操作方法。一种半导体装置包括：电荷泵电路，该电荷泵电路适于通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；电压检测电路，该电压检测电路适于通过将输出电压和参考电压进行比较来产生比较信号；以及驱动控制电路，该驱动控制电路适于在比较信号的激活时段期间根据第一外部时钟和第二外部时钟来产生第一主时钟和第二主时钟，同时控制转变顺序，使得第二主时钟在第一主时钟转变之后转变。

【技术实现步骤摘要】
包括电荷泵电路的半导体装置及其操作方法
本专利技术的各种实施方式涉及半导体设计技术，更具体地，涉及半导体装置的电荷泵电路。
技术介绍
在诸如闪存或电可擦可编程只读存储器(EEPROM)装置之类的非易失性存储器装置或诸如动态随机存取存储器(DRAM)装置之类的易失性存储器装置的操作中，编程操作和擦除操作需要高电压。这些高电压可以在内部产生，其电平高于外部电源电压。电荷泵电路可以用来产生这种高电压。目前在各个领域中，正在开发电荷泵电路以提高电压倍增器效率和功率效率。
技术实现思路
各种实施方式针对一种包括电荷泵电路的半导体装置，该半导体装置能够最小化/减少由于电荷泵电路的输入时钟而引起的电流消耗。根据一个实施方式，一种半导体装置包括：电荷泵电路，该电荷泵电路适于通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；电压检测电路，该电压检测电路适于通过将输出电压和参考电压进行比较来产生比较信号；以及驱动控制电路，该驱动控制电路适于在比较信号的激活时段期间根据第一外部时钟和第二外部时钟来产生第一主时钟和第二主时钟，同时控制转变顺序，使得第二主时钟在第一主时钟转变之后转变。根据一个实施方式，一种半导体装置的操作方法包括：通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；将输出电压和参考电压进行比较，以产生和输出比较信号；在比较信号的激活时段期间，通过基于第一初始时钟和第二初始时钟的逻辑电平确定第一外部时钟和第二外部时钟的转变顺序是否满足条件来产生输出使能信号；通过根据输出使能信号锁存第一外部时钟和第二外部时钟来输出第一主时钟和第二主时钟；以及在比较信号的激活时段结束时，将第一主时钟和第二主时钟分别存储为第一初始时钟和第二初始时钟。根据一个实施方式，一种半导体装置的操作方法包括：通过根据输出使能信号分别锁存第一外部时钟和第二外部时钟来产生第一主时钟和第二主时钟；通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；通过将输出电压和参考电压进行比较来产生比较信号；以及在比较信号的激活时段期间，通过确定第一外部时钟和第二外部时钟的转变顺序是否满足条件来产生输出使能信号。附图说明图1是示出根据本专利技术的一个实施方式的交叉耦合型电荷泵电路的电路图。图2是描述诸如图1所示的电荷泵电路的操作的时序图。图3是示出嵌入有诸如图1所示的电荷泵电路的半导体装置的框图。图4A和图4B是描述诸如图3所示的半导体装置的操作的时序图。图5是示出根据本专利技术的一个实施方式的嵌入有电荷泵电路的半导体装置的框图。图6是示出诸如图5所示的驱动控制电路的电路图。图7是描述诸如图6所示的驱动控制电路的操作的真值表。图8是描述根据本专利技术的一个实施方式的半导体装置的操作的时序图。图9A和图9B分别是描述比较例的上下文中的半导体装置的操作和根据本专利技术的一个实施方式的半导体装置的操作的时序图。具体实施方式下面参照附图更详细地描述本专利技术的各种实施方式。在描述时，省略了对公知功能或配置的描述，以免不必要地模糊本专利技术的主题。在整个公开内容中，相同的附图标记表示相同的部件。此外，在整个说明书中，对“一个实施方式”、“另一实施方式”等的引用不一定是相同的实施方式，并且对任何此类短语的不同引用不一定是相同的实施方式。应当理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件和具有相同或相似名称的另一元件。因此，一个示例中的第一元件在另一示例中可以称为第二元件或第三元件，而不表示基本元件在形式或实质上的任何变化。还应理解，当一个元件被称为“连接到”或“联接到”另一元件时，它可以直接位于另一元件上、直接连接到另一元件或直接联接到另一元件，或者可以存在一个或更多个中间元件。另外，还应理解，当一个元件被称为位于两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。两个元件之间的通信(无论是直接还是间接地连接/联接)可以是有线的或无线的，除非另有说明或上下文另有指示。如本文所用，除非上下文另有明确指示，否则单数形式也可包括复数形式，反之亦然。在本申请和所附权利要求中使用的冠词“一”、“一个”通常应理解为表示“一个或更多个”，除非另有说明或者从上下文中清楚地指向单数形式。还应理解，当在本说明书中使用术语“包括”和“包含”及其衍生词时，其指定所述元件的存在，并且不排除一个或更多个其它元件的存在或添加。如本文所用，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。在下文中，参照附图详细描述本专利技术的各种实施方式。图1是示出根据本专利技术的一个实施方式的交叉耦合型电荷泵电路10的电路图。参照图1，电荷泵电路10可以包括第一泵电路12、第二泵电路14和输出电容器COUT。尽管图1示出了两个泵级(即，第一泵电路12和第二泵电路14)串联联接的电荷泵电路10，但是本专利技术不限于此。在一个实施方式中，第二泵电路14可以被配置成并联联接到开关(未示出)。当开关接通时，来自第一泵电路12的第一输出电压VOUT_P被直接提供到输出端子OUT_ND。在另一实施方式中，电荷泵电路10可以包括串联联接的两个或更多个泵级。在这种情况下，电荷泵电路10可以附加包括一个或更多个开关(未示出)，每个开关并联联接到对应的泵级。通过根据输出端子的负载电容来控制开关的接通，可以调节输出电压的电平。结果，电荷泵电路10可以通过调节施加到输出端子OUT_ND的输出电压的电平而被普遍使用。第一泵电路12和第二泵电路14可以根据各自具有相反的相位的一对互补时钟来操作。例如，一对第一互补时钟可以包括第一主时钟CK00和第一子时钟CK00B，并且一对第二互补时钟可以包括第二主时钟CK90和第二子时钟CK90B。第一泵电路12可以通过根据第一主时钟CK00和第一子时钟CK00B泵送输入端子IN_ND处的输入电压VIN而产生第一输出电压VOUT_P。第一主时钟CK00可以具有与第一子时钟CK00B相反的相位，并且具有与第一子时钟CK00B相同的周期。例如，当第一主时钟CK00具有逻辑高电平时，第一子时钟CK00B具有逻辑低电平。当第一主时钟CK00具有逻辑低电平时，第一子时钟CK00B具有逻辑高电平。可以通过将第一主时钟CK00反相来生成第一子时钟CK00B。第二泵电路14可以通过根据第二主时钟CK90和第二子时钟CK90B泵送第一输出电压VOUT_P而在输出端子OUT_ND处产生第二输出电压VOUT。第二主时钟CK90可以具有与第二子时钟CK09B相反的相位，并且具有与第二子时钟CK09B相同的周期。例如，当第二主时钟CK90具有逻辑高电平时，第二子时钟CK90B具有逻辑低电平。当第二主时钟CK90具有逻辑低电平时，第二子时钟CK90B具有逻辑高电平。可以通过将第二主时钟CK90反相来生成第二子时钟CK90B。优选地，第一主本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n电荷泵电路，该电荷泵电路用于通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；/n电压检测电路，该电压检测电路用于通过将所述输出电压和参考电压进行比较来产生比较信号；以及/n驱动控制电路，该驱动控制电路用于在所述比较信号的激活时段期间根据第一外部时钟和第二外部时钟来产生所述第一主时钟和所述第二主时钟，同时控制转变顺序，使得所述第二主时钟在所述第一主时钟转变之后转变。/n

【技术特征摘要】
20190619 KR 10-2019-00728611.一种半导体装置，该半导体装置包括：
电荷泵电路，该电荷泵电路用于通过根据第一主时钟和第二主时钟泵送输入电压来产生输出电压；
电压检测电路，该电压检测电路用于通过将所述输出电压和参考电压进行比较来产生比较信号；以及
驱动控制电路，该驱动控制电路用于在所述比较信号的激活时段期间根据第一外部时钟和第二外部时钟来产生所述第一主时钟和所述第二主时钟，同时控制转变顺序，使得所述第二主时钟在所述第一主时钟转变之后转变。


2.根据权利要求1所述的半导体装置，其中，在所述比较信号的激活时段期间，所述驱动控制电路控制：
所述第二主时钟在所述第一主时钟从逻辑低电平转变到逻辑高电平之后从逻辑低电平转变到逻辑高电平，以及
所述第二主时钟在所述第一主时钟从逻辑高电平转变到逻辑低电平之后从逻辑高电平转变到逻辑低电平。


3.根据权利要求1所述的半导体装置，其中，所述驱动控制电路控制：
所述第一主时钟和所述第二主时钟在所述比较信号的激活时段结束时保持它们的逻辑电平。


4.根据权利要求1所述的半导体装置，其中，所述驱动控制电路包括：
先前时钟存储电路，该先前时钟存储电路用于根据所述比较信号将所述第一主时钟和所述第二主时钟分别存储为第一初始时钟和第二初始时钟；
顺序确定电路，该顺序确定电路用于在所述比较信号的激活时段期间，通过基于所述第一初始时钟和所述第二初始时钟确定所述第一外部时钟和所述第二外部时钟的转变顺序是否满足条件来产生输出使能信号；以及
输出控制电路，该输出控制电路用于通过根据所述输出使能信号锁存所述第一外部时钟和所述第二外部时钟来输出所述第一主时钟和所述第二主时钟。


5.根据权利要求4所述的半导体装置，其中，所述先前时钟存储电路包括：
第一储存器，该第一储存器用于存储所述第一主时钟，以在所述比较信号的激活时段结束时输出所述第一初始时钟；以及
第二储存器，该第二储存器用于存储所述第二主时钟，以在所述比较信号的激活时段结束时输出所述第二初始时钟。


6.根据权利要求4所述的半导体装置，其中，所述顺序确定电路包括：
逻辑解码器，该逻辑解码器用于通过对所述第一初始时钟和所述第二初始时钟的逻辑电平进行解码来产生选择信号；
选择器，该选择器用于根据所述选择信号，选择所述第一外部时钟和所述第一外部时钟的反相信号中的一个以输出第一顺序选择信号，并且选择所述第二外部时钟和所述第二外部时钟的反相信号中的一个以输出第二顺序选择信号；以及
使能信号发生器，该使能信号发生器用于根据所述比较信号、所述第一顺序选择信号和所述第二顺序选择信号来产生所述输出使能信号。


7.根据权利要求6所述的半导体装置，其中，所述使能信号发生器：
在所述比较信号的激活时段期间，响应于所述第一顺序选择信号和所述第二顺序选择信号而激活所述输出使能信号；并且
在所述比较信号的激活时段结束时停用所述输出使能信号。


8.根据权利要求7所述的半导体装置，其中，所述使能信号发生器包括：
置位信号发生器，该置位信号发生器用于在所述比较信号的激活时段期间响应于所述第一顺序选择信号和所述第二顺序选择信号而产生置位信号；以及
置位/复位SR锁存器，该SR锁存器用于输出响应于所述置位信号而激活并且响应于所述比较信号的反相信号...

【专利技术属性】
技术研发人员：金钟锡，李建辉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR