用于数据处理的装置、系统和方法制造方法及图纸

本申请涉及用于数据处理的装置、系统和方法。根据一个总体方面，一种装置可以包括图形处理引擎，该图形处理引擎包括具有多个基本上按顺序的电路级的管线，该管线包括前端输出逻辑电路，该前端输出逻辑电路被配置为基本上将位置信息分离成位置信息管线部分，并将非位置信息分离成非位置信息管线部分。其中该管线被配置为执行数据的多级剔除。

【技术实现步骤摘要】
用于数据处理的装置、系统和方法
本说明书涉及计算机架构，或者更具体地，涉及用于优化的像素着色器属性管理的装置和方法。
技术介绍
图形处理单元(GPU)通常是一种专用的电子电路，其被设计用于快速操纵和改变存储器以加速在帧缓冲器中创建图像，用于输出到显示设备。GPU用于嵌入式系统、移动电话、个人电脑、工作站、和游戏控制台。现代GPU在操纵计算机图形和图像处理方面非常有效。对于并行处理大数据块的算法，它们的高度并行结构使它们比通用中央处理器(CPU)更有效。在个人计算机中，GPU可以存在于显卡上或嵌入在主板上。在某些处理器中，它们嵌入在同一个芯片上。GPU可用于加速纹理映射和渲染多边形的内存密集型工作，或加速几何计算，诸如顶点(vertex)旋转和平移到不同的坐标系。GPU的开发包括对可编程着色器(该可编程着色器可以使用CPU支持的许多相同操作来操纵顶点和纹理)、减少混叠的过采样和插值技术、以及非常高精度的颜色空间的支持。在计算机图形学中，计算机图形管线(pipeline)、渲染管线、或简单的图形管线是一种概念模型，它描述了图形系统需本文档来自技高网...

【技术保护点】
1.一种用于数据处理的装置，包括:/n图形处理引擎，包括具有多个顺序的电路级的管线，所述管线包括前端输出逻辑电路，所述前端输出逻辑电路被配置为将位置信息分离成位置信息管线部分，并将非位置信息分离成非位置信息管线部分；和/n其中，所述管线被配置为执行数据的多级剔除。/n

【技术特征摘要】
20190619 US 62/863,851;20191009 US 16/597,8401.一种用于数据处理的装置，包括:
图形处理引擎，包括具有多个顺序的电路级的管线，所述管线包括前端输出逻辑电路，所述前端输出逻辑电路被配置为将位置信息分离成位置信息管线部分，并将非位置信息分离成非位置信息管线部分；和
其中，所述管线被配置为执行数据的多级剔除。


2.根据权利要求1所述的装置，其中，所述前端输出逻辑电路被配置为:
确定不被后续管线电路级需要的不被需要属性数据；和
剔除所述不被需要属性数据，以防止所述不被需要属性数据被所述后续管线电路级处理。


3.根据权利要求1所述的装置，其中，所述管线包括剔除电路，所述剔除电路被配置为:
至少部分基于图元特征来剔除图元数据；和
防止不被需要属性数据被后续管线电路级处理。


4.根据权利要求1所述的装置，其中，所述管线包括栅格化电路，所述栅格化电路被配置为:
至少部分基于可见度确定来剔除图元数据；和
防止不被需要属性数据被后续管线电路级处理。


5.根据权利要求1所述的装置，其中，所述管线包括剔除电路和栅格化电路，其中，所述前端输出逻辑电路、所述剔除电路、和所述栅格化电路串联放置，并且各自执行剔除操作以减少传递到后续管线级的数据量，其中，至少所述前端输出逻辑电路、所述剔除电路、和所述栅格化电路形成所述管线的多级剔除部分。


6.根据权利要求1所述的装置，其中，所述管线包括属性设置电路和剔除电路；并且
其中，所述非位置信息从所述前端输出逻辑电路被路由到所述属性设置电路，并且
其中，所述位置信息从所述前端输出逻辑电路被路由到所述剔除电路。


7.根据权利要求6所述的装置，其中，所述属性设置电路被配置为延迟图元属性插值设置，直到图元数据已经被所述位置信息管线部分剔除之后。


8.根据权利要求1所述的装置，其中，所述管线被配置为通过在剔除图元数据之前剔除属性数据来执行数据的多级剔除。


9.根据权利要求1所述的装置，其中，所述管线包括剔除电路和在架构上在所述剔除电路之后的至少一个后续处理电路级；
其中，所述前端输出逻辑电路被配置为:
从所述剔除电路接收关于剔除哪些数据的指示，
从前端输出缓冲器读取幸存数据，和
根据需要，将所述幸存数据或其一部分传递到所述至少一个后续处理电路级进行处理。


10.一种用于数据处理的系统，包括:
处理器核，被配置为处理指令；和
图形核，被配置为渲染图形数据，其中所述图形核包括图形处理管线，所述图形处理管线包括多个电路级，所述多个电路级被顺序地被布置以当数据流经所述图形...

【专利技术属性】
技术研发人员：D伦茨，C古德曼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR