用于调试逻辑系统设计的方法、仿真器、存储介质技术方案

本公开提供一种用于调试逻辑系统设计的方法、仿真器、存储介质。该方法包括：将所述逻辑系统设计切割为至少两个块，其中所述至少两个块包括目标块；获取所述目标块的多个激励信号的运行时信息；确定所述目标块的电路结构；以及根据所述目标块的多个激励信号的运行时信息和所述目标块的电路结构，确定所述目标块的多个组件的输出信号的运行时信息。

【技术实现步骤摘要】
用于调试逻辑系统设计的方法、仿真器、存储介质
本公开涉及电路
，尤其涉及一种用于调试逻辑系统设计的方法、仿真器、存储介质。
技术介绍
仿真器（Emulator）可以原型化（prototype）并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是，例如，用于供专门应用的集成电路（ApplicationSpecificIntegratedCircuit，简称ASIC）或者片上系统芯片（System-On-Chip，简称SOC）的设计。因此，在仿真器中被测试的逻辑系统设计又可以称为被测试设备（DeviceUnderTest，简称DUT）。仿真器可以通过一个或多个可配置组件（例如，现场可编程逻辑门阵列（FieldProgrammableGateArray，简称FPGA））来仿真该被测试设备，包括执行该被测试设备的各种操作，从而在制造之前就测试并验证被测试设备的各个模块的功能。为了实现被测试设备的验证，需要对被测试设备的各个模块进行信号探测（signalprobing）。然而，被测试设备的各个模块通常包括数百万（甚至更多）需本文档来自技高网...

【技术保护点】
1.一种用于调试逻辑系统设计的方法，包括：/n将所述逻辑系统设计切割为至少两个块，其中所述至少两个块包括目标块；/n获取所述目标块的多个激励信号的运行时信息；/n确定所述目标块的电路结构；以及/n根据所述目标块的多个激励信号的运行时信息和所述目标块的电路结构，确定所述目标块的多个组件的输出信号的运行时信息。/n

【技术特征摘要】
1.一种用于调试逻辑系统设计的方法，包括：
将所述逻辑系统设计切割为至少两个块，其中所述至少两个块包括目标块；
获取所述目标块的多个激励信号的运行时信息；
确定所述目标块的电路结构；以及
根据所述目标块的多个激励信号的运行时信息和所述目标块的电路结构，确定所述目标块的多个组件的输出信号的运行时信息。


2.根据权利要求1所述的方法，其中，获取所述目标块的多个激励信号的运行时信息进一步包括：
确定所述目标块的多个输入信号来源，其中，所述多个输入信号来源包括组合逻辑组件或非组合逻辑组件，其中，所述组合逻辑组件与所述目标块连接，所述非组合逻辑组件包括所述逻辑系统设计的外部信号源、所述逻辑系统设计的存储器、或与所述目标块连接的时序逻辑组件的至少一个；以及
基于所述多个输入信号来源，获取所述多个激励信号的运行时信息。


3.根据权利要求2所述的方法，其中，确定所述目标块的多个输入信号来源进一步包括：
在所述多个输入信号来源中，确定目标输入信号来源是否是组合逻辑组件；
响应于所述目标输入信号来源是与所述目标块连接的所述组合逻辑组件，确定与所述目标输入信号来源关联的至少一个非组合逻辑组件；以及
用所述至少一个非组合逻辑组件替代与所述目标块连接的组合逻辑组件作为所述目标块的输入信号来源。


4.根据权利要求3所述的方法，其中，确定与所述目标输入信号来源关联的至少一个非组合逻辑组件进一步包括：
根据所述逻辑系统设计的结构，确定驱动所述目标输入信号来源的...

【专利技术属性】
技术研发人员：李涛，
申请(专利权)人：芯华章科技股份有限公司，
类型：发明
国别省市：江苏;32