用于加速数据结构修整的装置和方法制造方法及图纸

用于加速数据结构修整的装置和方法。例如，装置的一个实施例包括：光线生成器，用于在第一图形场景中生成多条光线；层级式加速数据结构生成器，用于构建包括多个层级式布置的节点的加速数据结构，多个层级式布置的节点包括按深度优先搜索(DFS)顺序被存储在存储器中的内节点和叶节点；遍历硬件逻辑，用于使光线中的一条或多条光线遍历通过加速数据结构；相交硬件逻辑，用于确定一条或多条光线与层级式加速数据结构内的一个或多个基元的相交；节点修整单元，包括用于按逆DFS顺序连续地读取通过存储器中的至少内节点、以便对层级式加速数据结构执行自底至顶的修整操作的电路和/或逻辑。

【技术实现步骤摘要】
用于加速数据结构修整的装置和方法本申请是申请号为201911191075.1，申请日为2019年11月28日、优先权日为2018年12月28日、题为“用于加速数据结构修整的装置和方法”的专利技术专利申请的分案申请。
本专利技术总体上涉及图形处理器的领域。更具体地，本专利技术涉及用于执行更高效的光线追踪操作的装置和方法。
技术介绍
光线追踪是在其中通过基于物理的渲染来模拟光传输的技术。尽管在电影渲染中广泛使用，但是直到仅仅几年前，人们认为其对于实时性能是过于资源密集型的。光线追踪中的关键操作之一是被称为“光线遍历”的对光线-场景相交的可见性查询，“光线遍历”通过遍历包围体层级结构(BVH)中的节点并使BVH中的节点相交来计算光线-场景相交。降噪已成为对于具有平滑的、无噪声图像的实时光线追踪的关键特征。可跨分布式系统在多个设备上完成渲染，但是到目前为止，现有的降噪框架全都对于单个机器上的单个实例进行操作。如果正在跨多个设备进行渲染，则这些设备可能无法使所有经渲染的像素对于计算图像的经降噪的部分可访问。r>附图说明本文档来自技高网...

【技术保护点】
1.一种系统，包括：/n中央处理单元CPU，所述CPU包括第一多个核；/n图形处理器，所述图形处理器包括：/n第二多个核，用于执行程序代码以渲染图像，其中，至少一个核包括：/n与所述至少一个核相关联的执行电路，用于执行图形程序代码的至少部分以执行包括以下操作的多个操作：/n基于位于三维3D空间内的多个基元构建加速数据结构，所述加速数据结构包括按层级结构布置的节点，每个节点与所述3D空间内的包围体相关联，所述节点包括：/n在所述层级结构的底部的多个叶节点，每个叶节点包围所述基元中的一个或多个基元；以及/n一个或多个内节点，每个内节点包围一个或多个叶节点；/n使一条或多条光线遍历通过所述加速数据结...

【技术特征摘要】
20181228 US 16/235,3911.一种系统，包括：
中央处理单元CPU，所述CPU包括第一多个核；
图形处理器，所述图形处理器包括：
第二多个核，用于执行程序代码以渲染图像，其中，至少一个核包括：
与所述至少一个核相关联的执行电路，用于执行图形程序代码的至少部分以执行包括以下操作的多个操作：
基于位于三维3D空间内的多个基元构建加速数据结构，所述加速数据结构包括按层级结构布置的节点，每个节点与所述3D空间内的包围体相关联，所述节点包括：
在所述层级结构的底部的多个叶节点，每个叶节点包围所述基元中的一个或多个基元；以及
一个或多个内节点，每个内节点包围一个或多个叶节点；
使一条或多条光线遍历通过所述加速数据结构；
标识所述一条或多条光线与所述基元中的一个或多个基元之间的相交
检测所述3D空间中所述基元中的一个或多个基元至新位置的移动；以及
基于所述一个或多个基元的所述新位置执行自底至顶的修整操作以调整所述加速数据结构的节点，所述自底至顶的修整操作包括：
基于所述一个或多个基元的所述新位置调整所述叶节点中的一个或多个叶节点；
如果由内节点包围的叶节点已被调整，则调整所述内节点；以及
存储器控制器，用于将所述第一多个核和所述第二多个核耦合至系统存储器设备。


2.如权利要求1所述的系统，其中，调整内节点的操作包括：合并由所述内节点包围的叶节点的包围体。


3.如权利要求1所述的系统，其中，所述自底至顶的修整操作包括：按逆深度优先搜索DFS顺序调整叶节点和内节点。


4.如权利要求1所述的系统，其中，调整所述叶节点和内节点进一步包括：使用所指定的离散化来压缩所述叶节点。


5.如权利要求1-4中的任一项所述的系统，其中，所述执行电路用于执行以下附加操作：生成相交结果，所述相交结果包括能用于发射一条或多条次级光线的命中数据；或者其中，所述执行电路用于在不具有任何依赖关系的情况下并行地调整所述叶节点。


6.如权利要求1所述的系统，其中，层级式加速数据结构包括包围体层级结构。


7.如权利要求6所述的系统，其中，所述叶节点和所述内节点包括所述层级结构内的3D体积。


8.一种图形处理器，包括：
多个核，用于执行程序代码以渲染图像，其中，至少一个核包括：
与所述至少一个核相关联的执行电路，用于执行图形程序代码的至少部分以执行包括以下操作的多个操作：
基于位于三维3D空间内的多个基元构建加速数据结构，所述加速数据结构包括按层级结构布置的节点，每个节点与所述3D空间内的包围体相关联，所述节点包括：
在所述层级结构的底部的多个叶节点，每个叶节点包围所述基元中的一个或多个基元；以及
一个或多个内节点，每个内节点包围一个或多个叶节点；
使一条或多条光线遍历通过所述加速数据结构；
标识所述一条或多条光线与所述基元中的一个或多个基元之间的相交
检测所述3D空间中所述基元中的一个或多个基元至新位置的移动；以及
基于所述一个或多个基元的所述新位置执行自底至顶的修整操作以调整所述加速数据结构的节点，所述自底至顶的修整操作包括：
基于所述一个或多个基元的所述新位置调整所述叶节点中的一个或多个叶节点；以及
如果由内节点包围的叶节点已被调整，则调整所述内节点。


9.如权利要求8所述的图形处理器，其中，调整内节点的操作包括：合并由所述内节点包围的叶节点的包围体。


10.如权利要求8所述的图形处理器，其中，所述自底至顶的修整操作包括：按逆深度优先搜索DFS顺序调整叶节点和内节点。


11.如权利要求8所述的图形处理器，其中，调整所述叶节点和内节点进一步包括：使用所指定的离散化来压缩所述叶节点。


12.如权利要求8-11中的任一项所述的图形处理器，其中，所述执行电路用于执行以下附加操作：生成相交结果，所述相交结果包括能用于发射一条或多条次级光线的命中数据；或者其中，所述执行电路用于在不具有任何依赖关系的情况下并行地调整...

【专利技术属性】
技术研发人员：M·阿波达卡，C·本廷，肖炏，C·布朗利，T·罗利，J·巴尔扎克，T·施吕斯列尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US