三维金属-氧化物场效应晶体管及制备方法技术

本发明专利技术提供一种三维金属‑氧化物场效应晶体管及制备方法，制备方法包括：提供半导体衬底，其形成有浅沟槽隔离结构，于浅沟槽隔离结构两侧刻蚀出侧沟槽，侧沟槽由半导体衬底及浅沟槽隔离结构围成；于侧沟槽及半导体衬底表面形成栅介质层及栅电极层，并刻蚀栅电极层及栅介质层以形成栅结构，栅结构与侧沟槽交叉；于栅结构两侧的半导体衬底中形成源区及漏区，侧沟槽与源区及漏区连接或交叠，且深度小于源区及漏区的PN结深度。本发明专利技术在浅沟槽隔离结构两侧刻蚀出侧沟槽，且栅介质层及栅氧化层覆盖侧沟槽衬底侧表面，以使得源区及漏区之间的栅极沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。

【技术实现步骤摘要】
三维金属-氧化物场效应晶体管及制备方法
本专利技术属于半导体集成电路设计及制造领域，特别是涉及一种三维金属-氧化物场效应晶体管及制备方法。
技术介绍
随着器件尺寸的缩小，当MOS管沟道缩短到一定程度，就会出现短沟道效应，其主要表现在MOS管沟道中的载流子出现速度饱和现象。在MOS管沟道较长、电场较小的情况下，载流子的速度正比于电场，即载流子的迁移率是个常数。然而在沟道电场强度很高情况下，载流子的速度将由于散射效应而趋于饱和。广义的短沟道效应包括：1)阈值电压随沟道长度的减小以及沟道长度的变窄而变化，短沟道MOS器件随沟道长度变小，阈值电压减小；窄沟道MOS器件随沟道宽度变小，阈值电压增大。2)沟道电场因沟道变短而增大导致迁移率调制效应，使载流子速度饱和，饱和漏源电压和饱和漏电流相比于长沟道的理论之减小。3)亚阈特性变坏，例如：影响阈值电压的短沟、窄沟效应沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的本文档来自技高网...

【技术保护点】
1.一种三维金属-氧化物场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：/n1)提供一半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构，于所述浅沟槽隔离结构两侧分别刻蚀出侧沟槽，所述侧沟槽由所述半导体衬底及所述浅沟槽隔离结构围成；/n2)于所述侧沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述侧沟槽交叉；/n3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述侧沟槽与所述源区及漏区连接或交叠，且所述侧沟槽的深度小于所述源区及漏区PN结的深度。/n

【技术特征摘要】
1.一种三维金属-氧化物场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：
1)提供一半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构，于所述浅沟槽隔离结构两侧分别刻蚀出侧沟槽，所述侧沟槽由所述半导体衬底及所述浅沟槽隔离结构围成；
2)于所述侧沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述侧沟槽交叉；
3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述侧沟槽与所述源区及漏区连接或交叠，且所述侧沟槽的深度小于所述源区及漏区PN结的深度。


2.根据权利要求1所述的三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述半导体衬底包括硅衬底，步骤1)还包括在氢气气氛下对所述硅衬底进行退火，以使所述侧沟槽一侧的硅衬底的顶角圆角化的步骤。


3.根据权利要求1所述的三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述栅介质层包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层包括掺杂多晶硅层。


4.根据权利要求1所述的三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述栅介质层包括高k介质层，所述栅电极层包括金属层。


5.根据权利要求1所述的三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述源区及漏区的离子掺杂类型为n型，所述源区及漏区之间的半导体衬底的离子掺杂类型为p型。


6.根据权利要求1所述的三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述...

【专利技术属性】
技术研发人员：刘佑铭，何学缅，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东;37