【技术实现步骤摘要】
栅极驱动电路和显示面板
本申请涉及显示
，尤其是涉及一种栅极驱动电路和显示面板。
技术介绍
现有显示器件中为了节省成本，降低边框，会在显示面板中设置GOA(GateDriverOnArray，阵列基板行驱动技术)电路，即栅极驱动电路，使得可以节省栅极驱动芯片和减小边框，但在栅极驱动电路中，为了保持栅极输出的电压的波形正常，会在GOA电路中设置上拉控制电路、上拉电路、下拉电路、下拉维持电路、自举电容、信号传输电路，使得GOA电路正常工作，但由于GOA电路中的晶体管的数量较多，而晶体管占用的空间较大，导致显示面板的边框较大，无法实现窄边框。所以，现有显示面板存在栅极驱动电路中的晶体管占用空间较大，导致显示面板的边框较大的技术问题。
技术实现思路
本申请实施例提供一种栅极驱动电路和显示面板，用以缓解现有显示面板存在栅极驱动电路中的晶体管占用空间较大，导致显示面板的边框较大的技术问题。本申请实施例提供一种栅极驱动电路，该栅极驱动电路包括：上拉控制电路，与第一点连接，用于在显示时间段将...
【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：/n上拉控制电路，与第一点连接，用于在显示时间段将所述第一点的电位拉高；/n信号传输电路，与所述第一点和所述上拉控制电路连接，用于将第一级传信号输出端的电位拉高；/n上拉电路，与所述第一点和所述上拉控制电路连接，用于将第一信号输出端的电位拉高；/n下拉电路，与所述第一点连接，用于在显示时间段将所述第一点的电位拉低；/n下拉维持电路，与所述第一点连接，用于维持所述第一点的低电位；/n其中，所述下拉维持电路包括反相器和低电位电压端，所述反相器包括第一晶体管、第二晶体管、第三晶体管，第三晶体管的栅极与所述第一点连接，所述第三晶体管的第一电极...
【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：
上拉控制电路，与第一点连接，用于在显示时间段将所述第一点的电位拉高；
信号传输电路，与所述第一点和所述上拉控制电路连接，用于将第一级传信号输出端的电位拉高；
上拉电路，与所述第一点和所述上拉控制电路连接，用于将第一信号输出端的电位拉高；
下拉电路，与所述第一点连接，用于在显示时间段将所述第一点的电位拉低；
下拉维持电路，与所述第一点连接，用于维持所述第一点的低电位；
其中，所述下拉维持电路包括反相器和低电位电压端，所述反相器包括第一晶体管、第二晶体管、第三晶体管，第三晶体管的栅极与所述第一点连接，所述第三晶体管的第一电极与所述第一晶体管的第二电极连接，所述第三晶体管的第一电极与所述第二晶体管的第二电极连接，所述第三晶体管的第一电极与第二信号输出端连接，所述第三晶体管的第二电极与所述低电位电压输入端连接。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述反相器还包括高电位电压端、第一低频时钟信号端和第二低频时钟信号端，所述第一晶体管的栅极与所述第一低频时钟信号端连接，所述第一晶体管的第一电极与所述高电位电压端连接，所述第二晶体管的栅极与所述第二低频时钟信号端连接，所述第二晶体管的第一电极与所述高电位电压端连接。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述下拉维持电路还包括第四晶体管、第五晶体管、第一点和第二信号输出端，所述第四晶体管的栅极与所述第二信号输出端连接，所述第四晶体管的第一电极与所述第一点连接，所述第四晶体管的第二电极与所述低电位电压输入端连接，所述第五晶体管的栅极与所述第二信号输出端连接，所述第五晶体管的第一电极与第一信号输出端连接，所述第五晶体管的第二电极与所述低电位输入端连接。
4.如权利要求3所述的栅极驱动电路，其特征在于，所述上拉控制电路包括第六晶体管、第一级传信号输入端、第一信号输入端，所述第六晶体管的栅极与所述第一级传信号输入端连接，所述第六晶体管的第一电极与所述第一信号输入端连接，所述第六晶体管的第二电极与所述第一点连接。
5.如权利要求4所述的栅极驱动电路，其特征在于，所述信号传输电路包括第七晶体管和第一级传信号输出端，所述第七晶体管的栅极与所述第一点连接，所述第七晶体管的第一电极与第一时钟信号输入端连接，所述第七晶体管的第二电极与所述第一级传信号输出端连接。
6.如权利要求5所述的栅极驱动电路，其特征在于，所述上拉电路...
【专利技术属性】
技术研发人员：奚苏萍，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。